太陽(yáng)電池模組大小為65.5x41x0.8mm，長(zhǎng)度上比先前展出的稍短一些，輸出功率從300MW提高到了450MW，表示他們還可以將厚度降低至0.6mm。雖然表示此模組一年之內(nèi)就會(huì)上市，但很多公司都要求夏普盡早的將其引入市場(chǎng)。

新電池模組表面為黑色，由于正面沒(méi)有電極的存在，該模組很有可能是整合了背接觸單晶硅太陽(yáng)能電池，單晶硅在這里的作用往往就是延長(zhǎng)設(shè)備的使用壽命。

邏輯密度的范圍從17K LUT到149K LUT，用戶的I/O數(shù)目高達(dá)586個(gè)。

LatticeECP3 FPGA系列的高性能特性包括以下幾個(gè)方面：

3.2G Gbps SERDES具有混合并能夠匹配多種協(xié)議的功能，包括每個(gè)SERDES中的CPRI、OBSAI、XAUI、Serial RapidIO、PCI Express、10GbE和SGMII/Gigabit Ethernet。

中檔LatticeECP3 FPGA系列有5個(gè)成員，它們都提供符合標(biāo)準(zhǔn)的多協(xié)議3G SERDES、擁有DDR1/2/3存儲(chǔ)器接口和高性能，可級(jí)聯(lián)的DSP slice，適用于高性能射頻，基帶和圖像信號(hào)處理。

LatticeECP3 FPGA還提供中檔FPGA系列中最快的LVDS I/O，能夠處理1Gbps速率的輸入和輸出信號(hào)，還有高達(dá)6.8M位的嵌入式存儲(chǔ)器。

專門設(shè)計(jì)的SERDES /PCS塊使短延遲變化的CPRI鏈路設(shè)計(jì)能用于射頻拉遠(yuǎn)技術(shù)連接的無(wú)線基站。

多個(gè)DSP塊能以大于400MHz 的工作頻率實(shí)現(xiàn)36位x 36位的乘法和累加功能。DSP slices還具有創(chuàng)新的級(jí)聯(lián)功能，能實(shí)行寬的ALU及加法樹(shù)的功能，且不會(huì)出現(xiàn)FPGA邏輯的性能瓶頸現(xiàn)象。

具有輸入延時(shí)塊的1Gbps LVDS I/O能與高性能的ADC和DAC 相連接。

有了這些功能， LatticeECP3 FPGA系列非常適合于大批量的成本和功耗敏感的無(wú)線RRH基礎(chǔ)設(shè)施設(shè)備的開(kāi)發(fā)。

深圳市慈安科技有限公司http://cakj.51dzw.com