MC145163P型鎖相頻率合成器的原理與應用

發(fā)布時間:2007/4/23 0:00:00 訪問次數(shù):1612

摘要：Motolora公司的MCl45163P是CMOS大規(guī)模集成鎖相頻率合成器，內部含有參考分頻器、兩個相位比較器和4位BCD／N分頻器，配合環(huán)路濾波和壓控振蕩器就可以得到一個完整、實用的鎖相頻率合成器。文中介紹了MCl45163P的基本性能，并結合實際應用詳細介紹了由MCl45163P和TTL壓控振蕩器74LS628組成的鎖相頻率合成電路，給出實際測量數(shù)據(jù)。

關鍵詞：鎖相環(huán)；頻率合成器；壓控振蕩；分頻器

1 概述

鎖相環(huán)路(PLL)是一種以消除頻率誤差為目的的自動控制電路，它利用相位誤差信號電壓去消除頻率誤差。在基本PLL的反饋通道中插入分頻器，就可構成鎖相頻率合成器，電路組成框圖如圖1所示。當環(huán)路鎖定時,fr=fv,即f0=Nfr。

Motolora公司的MCl45163P是CMOS大規(guī)模集成鎖相頻率合成器。其內部包括圖1中虛線部分。用戶只需根據(jù)實際應用選擇、設計合適的環(huán)路濾波器和壓控振蕩器，就可以組成一個完整的PLL頻率合成電路。

2 MCl45163P介紹

2.1基本性能

圖2是MCl45163P的引腳排列，圖3是其內部結構框圖，表1是．MCl45163P的引腳功能描述，表2是其電氣性能。

表1 MC145163P的引腳功能

引腳	功能描述
1	fin：頻率合成器的可編程計數(shù)器（÷N分頻）輸入端。由VCO得到fin經(jīng)電容交流耦合到1腳
2	Vss：地
3	VDD：正電源（+5V）
4	PDout:相位比較器A的輸出，通常經(jīng)環(huán)路濾波器作為VCO的控制信號。頻率fv>fr或fv相位超前；負脈沖；頻率fv<fr或fv相位滯后：正脈沖；頻率fv=fr或同相位：高阻狀態(tài)。參見圖4
5、6	RA0、RA1的四種組合決定參考分頻器（R計數(shù)器）的分頻比。RA1、RA0=00分頻比512；RA1、RA0=01分頻比1024；RA1、RA0=10分頻比2048；RA1、RA0=11分頻比4096
7、8	φR、φV：相位比較器B的輸出。頻。率fv>fr或fv相位超前。φV為低電平脈沖，φR維持高電平；頻。率fv<fr或fv相位滯后。φR為低電平脈沖，φV維持高電平；頻率fv=fr或同相位；φV、φR為窄低電平脈沖。參見圖4。
9-24	BCD輸入：9腳是10 0位的LSB，24腳是10 3位的MSB。片內有下拉電阻，因此輸入開路時為低電平。設置范圍3～9999
25	REFout：內部基準振蕩器或外部基準信號的緩沖輸出
26、27	OSCout、OSCin:晶體振蕩器接入端，構成基準振蕩器。配接小容量電容
28	LD：PLL環(huán)鎖定時，PLL鎖定檢測信號為高電平，外接三極管驅動發(fā)光管顯示

2.2 MCl45163P的相位比較器

從圖3中可以看出，相位比較器(PD)是PLL中的重要部件，MCl45163P中內含兩個相位比較器(A和B)。其中相位比較器A是用輸人信號邊沿判別相位的電路，這種相位比較器只對輸入信號的上升沿起作用，與輸入信號的占空比無關，由該類相位比較器構成PLL，它的同步帶和捕捉帶與環(huán)路濾波器(LF)無關而為無限大，但實際上將受到壓控振蕩器 (VCO)控制范圍的限制。一般使用相位比較器A的輸出PDout通過環(huán)路濾波器的組合來控制VCO的輸出頻率，只要fr和fv相位角為0(上升沿)，PLL即處于鎖定狀態(tài)。

表2 MC145163P的電氣性能（VDD=5V時）

項目及單位符號最小值典型值最大值

電壓（V） VDD 3 　 9

靜態(tài)電流（A） IDD 　 300 1200