用LTB技術(shù)改善多相直流轉(zhuǎn)換器的響應(yīng)速度
發(fā)布時間:2007/9/8 0:00:00 訪問次數(shù):987
高性能微處理器需要具有快速瞬態(tài)響應(yīng)的低壓大電流供電系統(tǒng)。因此,交織多相同步降壓轉(zhuǎn)換器作為這些微處理器的電壓整流模塊(VRM)獲得廣泛應(yīng)用,因為它們允許在小信號條件下采用更快速的系統(tǒng)控制器,可以減少輸出電壓紋波、降低輸入/輸出電容的成本。不過,在具有很大和快速的負載變化期間,交織相移會影響輸出電壓。
在與輸出功率相關(guān)的交流變量基礎(chǔ)上對系統(tǒng)穩(wěn)定性和小信號行為的研究結(jié)果表明:系統(tǒng)的狀態(tài)變量是流經(jīng)等效電感的總電流和輸出電容上的電壓降。多相交織系統(tǒng)可以用這些變量完全表征,并等效于只有一個單相位的DC/DC轉(zhuǎn)換器,其中,線圈可以被并聯(lián)的全部電感(等效電感)代替,等效開關(guān)頻率是單相開關(guān)頻率的N倍(N是相位的數(shù)量)。
由這種模型可以看出,為什么用比單相系統(tǒng)更高的誤差放大器斜率(GBWP)可以實現(xiàn)更快的控制系統(tǒng)。當(dāng)然,這樣做還有助于保持輸出電壓的穩(wěn)定,即使在負載瞬變時也能很好地得到穩(wěn)壓。然而,最近的CPU電氣規(guī)范中負載瞬變速率已經(jīng)高達1200A/us(50ns為100A),使得控制系統(tǒng)幾乎不可能及時響應(yīng)這種陡峭的變化。結(jié)果是中頻以上輸出濾波器電容的成本上升,例如22uF多層陶瓷電容(MLCC)。
動作延時
目前使用的控制器一般要么是上升沿架構(gòu)要么是下降沿架構(gòu),每種架構(gòu)都有各自的優(yōu)缺點。采用下降沿控制架構(gòu)的控制器在每個時鐘周期的開始打開,這種控制器可以響應(yīng)控制器打開時發(fā)生的任何瞬態(tài)事件。然而,如果瞬態(tài)事件發(fā)生在控制器關(guān)閉期間,那么它必須等到下一個時鐘周期才能做出響應(yīng)。而采用上升沿架構(gòu)的控制器在每個時鐘周期內(nèi)是關(guān)閉的,這種控制器可以響應(yīng)在它關(guān)閉時發(fā)生的瞬態(tài)事件,但必須等到下一個時鐘周期才能響應(yīng)這種控制器打開時發(fā)生的瞬態(tài)事件。在這兩種架構(gòu)中,一般都會在PWM比較器的輸出端放置一個鎖存器,用以在響應(yīng)瞬態(tài)事件時建立一個周期的延遲。
雙沿調(diào)制器在判斷何時打開或關(guān)閉時不受時鐘周期的約束,打開信號取決于誤差信號。同樣地,誤差信號會通知控制器何時關(guān)閉。這種架構(gòu)再加上快速輸出反饋即可允許所有相位同時響應(yīng)瞬態(tài)事件。雖然基本的雙沿調(diào)制器可以改善系統(tǒng)性能,但很重要的是還能解決引入系統(tǒng)響應(yīng)延遲和妨礙理想瞬時響應(yīng)的其它架構(gòu)問題。如果將“動作延時(action delay)”看作是從控制器識別負載瞬變的發(fā)生到命令接通所有上邊(highside)功率MOSFET的時間,那么對這一延時的影響因素至少有以下幾種:
1. 遙測(Remote sense)用來以完全差分的方式檢測CPU上的電壓,采用運放實現(xiàn)。運放引入的延時Trb=1/GBWPrb(Trb=100ns),其中GBWPrb在10MHz左右。遙測放大器必須從反饋路徑中移除,這可以通過只檢測遠端內(nèi)核地(core ground)實現(xiàn),這樣會損失高頻共模抑制比(CMRR)。圖1是傳統(tǒng)的遠端緩存連接,這里的遠端緩存會引入延時Trb,因為它位于反饋路徑上。圖2所示的遙測是在反饋路徑外實現(xiàn)的,因此Trb=0。
圖1:全差分CPU遙測,采用傳統(tǒng)遠端緩存連接
圖2:CPU地遙測,這是在反饋路徑外實現(xiàn)的
2. 與純粹的雙沿架構(gòu)相比,采用鎖存器的雙沿實現(xiàn)方案會降低系統(tǒng)響應(yīng)速度,不能發(fā)揮雙沿架構(gòu)的優(yōu)勢。為了充分發(fā)揮雙沿架構(gòu)的優(yōu)勢,系統(tǒng)中必須取消時鐘和鎖存器。然而,以成本為主導(dǎo)的解決方案受內(nèi)嵌功率MOSFET驅(qū)動器的控制器的控制。這些驅(qū)動器會在每個開關(guān)邊沿產(chǎn)生噪聲,從而降低模擬前端的抗噪聲能力,冒很大的抖動風(fēng)險。限制基底噪聲的方法有好幾種,如精確的IC設(shè)計、噪聲隔離的硅組件等。這些方法中有兩種具有較大的PWM斜坡(ramp)和鎖存PWM脈沖(latched PWM pulse)。
鎖存雙沿PWM調(diào)制器有很強的抗噪聲性能,但它會產(chǎn)生正比于開關(guān)周期的長動作延時Ta。當(dāng)然也取決于負載瞬變發(fā)生的時刻。
在鎖存式雙沿PWM調(diào)制器中,最長的動作延時發(fā)生在下邊功率MOSFET接通時負載瞬變發(fā)生的時刻。約T/2的動作延時是可能的,其中T為開關(guān)周期。沒有鎖存器的雙沿調(diào)制器可以極大地改善消除Ta后的動作延時。
3. 誤差放大器本地環(huán)路必須在負載瞬變發(fā)生時避免急劇的輸出電壓下降。這樣控制環(huán)路可以忽略PWM斜坡,強迫所有的PWM脈沖為“1”,從而同時接通上邊的功率MOSFET。此時要求控制電壓處于飽和狀態(tài)。為了產(chǎn)生誤差放大器飽和狀態(tài),需要在反饋網(wǎng)絡(luò)中插入電容Cp,如圖3所示。
圖3:負載瞬變時的COMP飽和
Cp為控制電壓(COMP)提供了導(dǎo)數(shù)分量(derivative component)。大的Cp電容可以使COMP更快飽和,很容易高于PWM斜坡電壓,但會使系統(tǒng)變得不穩(wěn)定,或可能產(chǎn)生抖動(因此增大輸出電壓紋波需要更多輸出電容)。如果Cp很小
高性能微處理器需要具有快速瞬態(tài)響應(yīng)的低壓大電流供電系統(tǒng)。因此,交織多相同步降壓轉(zhuǎn)換器作為這些微處理器的電壓整流模塊(VRM)獲得廣泛應(yīng)用,因為它們允許在小信號條件下采用更快速的系統(tǒng)控制器,可以減少輸出電壓紋波、降低輸入/輸出電容的成本。不過,在具有很大和快速的負載變化期間,交織相移會影響輸出電壓。
在與輸出功率相關(guān)的交流變量基礎(chǔ)上對系統(tǒng)穩(wěn)定性和小信號行為的研究結(jié)果表明:系統(tǒng)的狀態(tài)變量是流經(jīng)等效電感的總電流和輸出電容上的電壓降。多相交織系統(tǒng)可以用這些變量完全表征,并等效于只有一個單相位的DC/DC轉(zhuǎn)換器,其中,線圈可以被并聯(lián)的全部電感(等效電感)代替,等效開關(guān)頻率是單相開關(guān)頻率的N倍(N是相位的數(shù)量)。
由這種模型可以看出,為什么用比單相系統(tǒng)更高的誤差放大器斜率(GBWP)可以實現(xiàn)更快的控制系統(tǒng)。當(dāng)然,這樣做還有助于保持輸出電壓的穩(wěn)定,即使在負載瞬變時也能很好地得到穩(wěn)壓。然而,最近的CPU電氣規(guī)范中負載瞬變速率已經(jīng)高達1200A/us(50ns為100A),使得控制系統(tǒng)幾乎不可能及時響應(yīng)這種陡峭的變化。結(jié)果是中頻以上輸出濾波器電容的成本上升,例如22uF多層陶瓷電容(MLCC)。
動作延時
目前使用的控制器一般要么是上升沿架構(gòu)要么是下降沿架構(gòu),每種架構(gòu)都有各自的優(yōu)缺點。采用下降沿控制架構(gòu)的控制器在每個時鐘周期的開始打開,這種控制器可以響應(yīng)控制器打開時發(fā)生的任何瞬態(tài)事件。然而,如果瞬態(tài)事件發(fā)生在控制器關(guān)閉期間,那么它必須等到下一個時鐘周期才能做出響應(yīng)。而采用上升沿架構(gòu)的控制器在每個時鐘周期內(nèi)是關(guān)閉的,這種控制器可以響應(yīng)在它關(guān)閉時發(fā)生的瞬態(tài)事件,但必須等到下一個時鐘周期才能響應(yīng)這種控制器打開時發(fā)生的瞬態(tài)事件。在這兩種架構(gòu)中,一般都會在PWM比較器的輸出端放置一個鎖存器,用以在響應(yīng)瞬態(tài)事件時建立一個周期的延遲。
雙沿調(diào)制器在判斷何時打開或關(guān)閉時不受時鐘周期的約束,打開信號取決于誤差信號。同樣地,誤差信號會通知控制器何時關(guān)閉。這種架構(gòu)再加上快速輸出反饋即可允許所有相位同時響應(yīng)瞬態(tài)事件。雖然基本的雙沿調(diào)制器可以改善系統(tǒng)性能,但很重要的是還能解決引入系統(tǒng)響應(yīng)延遲和妨礙理想瞬時響應(yīng)的其它架構(gòu)問題。如果將“動作延時(action delay)”看作是從控制器識別負載瞬變的發(fā)生到命令接通所有上邊(highside)功率MOSFET的時間,那么對這一延時的影響因素至少有以下幾種:
1. 遙測(Remote sense)用來以完全差分的方式檢測CPU上的電壓,采用運放實現(xiàn)。運放引入的延時Trb=1/GBWPrb(Trb=100ns),其中GBWPrb在10MHz左右。遙測放大器必須從反饋路徑中移除,這可以通過只檢測遠端內(nèi)核地(core ground)實現(xiàn),這樣會損失高頻共模抑制比(CMRR)。圖1是傳統(tǒng)的遠端緩存連接,這里的遠端緩存會引入延時Trb,因為它位于反饋路徑上。圖2所示的遙測是在反饋路徑外實現(xiàn)的,因此Trb=0。
圖1:全差分CPU遙測,采用傳統(tǒng)遠端緩存連接
圖2:CPU地遙測,這是在反饋路徑外實現(xiàn)的
2. 與純粹的雙沿架構(gòu)相比,采用鎖存器的雙沿實現(xiàn)方案會降低系統(tǒng)響應(yīng)速度,不能發(fā)揮雙沿架構(gòu)的優(yōu)勢。為了充分發(fā)揮雙沿架構(gòu)的優(yōu)勢,系統(tǒng)中必須取消時鐘和鎖存器。然而,以成本為主導(dǎo)的解決方案受內(nèi)嵌功率MOSFET驅(qū)動器的控制器的控制。這些驅(qū)動器會在每個開關(guān)邊沿產(chǎn)生噪聲,從而降低模擬前端的抗噪聲能力,冒很大的抖動風(fēng)險。限制基底噪聲的方法有好幾種,如精確的IC設(shè)計、噪聲隔離的硅組件等。這些方法中有兩種具有較大的PWM斜坡(ramp)和鎖存PWM脈沖(latched PWM pulse)。
鎖存雙沿PWM調(diào)制器有很強的抗噪聲性能,但它會產(chǎn)生正比于開關(guān)周期的長動作延時Ta。當(dāng)然也取決于負載瞬變發(fā)生的時刻。
在鎖存式雙沿PWM調(diào)制器中,最長的動作延時發(fā)生在下邊功率MOSFET接通時負載瞬變發(fā)生的時刻。約T/2的動作延時是可能的,其中T為開關(guān)周期。沒有鎖存器的雙沿調(diào)制器可以極大地改善消除Ta后的動作延時。
3. 誤差放大器本地環(huán)路必須在負載瞬變發(fā)生時避免急劇的輸出電壓下降。這樣控制環(huán)路可以忽略PWM斜坡,強迫所有的PWM脈沖為“1”,從而同時接通上邊的功率MOSFET。此時要求控制電壓處于飽和狀態(tài)。為了產(chǎn)生誤差放大器飽和狀態(tài),需要在反饋網(wǎng)絡(luò)中插入電容Cp,如圖3所示。
圖3:負載瞬變時的COMP飽和
Cp為控制電壓(COMP)提供了導(dǎo)數(shù)分量(derivative component)。大的Cp電容可以使COMP更快飽和,很容易高于PWM斜坡電壓,但會使系統(tǒng)變得不穩(wěn)定,或可能產(chǎn)生抖動(因此增大輸出電壓紋波需要更多輸出電容)。如果Cp很小
熱門點擊
- Xilinx與Paltek簽署意向書 擴展其
- 從三個層次和四個區(qū)域入手,分析供應(yīng)鏈成本構(gòu)成
- DLP系列零插入力(ZIF)連接器
- 富士通中國掌門人飯高敏弘:中國戰(zhàn)略艱難轉(zhuǎn)身
- 美國華美光電子與懷來政府簽約元器件項目
- 用LTB技術(shù)改善多相直流轉(zhuǎn)換器的響應(yīng)速度
- 巨盛推出全新的USB數(shù)字連結(jié)開發(fā)平臺
- Micronas有杜比虛擬揚聲器的多標(biāo)準(zhǔn)音頻
- MHW6342
- 中興通訊狀告美國飛兆訴其芯片有質(zhì)量問題
推薦技術(shù)資料
- 自制智能型ICL7135
- 表頭使ff11CL7135作為ADC,ICL7135是... [詳細]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究