錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)
發(fā)布時(shí)間:2008/5/27 0:00:00 訪問次數(shù):531
來源:?jiǎn)纹瑱C(jī)及嵌入式系統(tǒng)應(yīng)用 作者:李 飛 張志敏 王巖飛摘要:針對(duì)一些惡劣的電磁環(huán)境對(duì)隨機(jī)存儲(chǔ)器(ram)電路誤碼影響的情況,根據(jù)糾錯(cuò)編碼的基本原理,提出簡(jiǎn)單實(shí)用的能檢查兩位錯(cuò)誤并自動(dòng)糾正一位錯(cuò)誤的edac算法;通過vhdl語言編程設(shè)計(jì),由fpga器件來實(shí)現(xiàn),并給出仿真結(jié)果。
關(guān)鍵詞:錯(cuò)誤檢測(cè)與糾正(edac) 漢明距離 fpga vhdl
引 言
在一些電磁環(huán)境比較惡劣的情況下,一些大規(guī)模集成電路常常會(huì)受到干擾,導(dǎo)致不能正常工作。特別是像ram這種利用雙穩(wěn)態(tài)進(jìn)行存儲(chǔ)的器件,往往會(huì)在強(qiáng)干擾下發(fā)生翻轉(zhuǎn),使原來存儲(chǔ)的"0"變?yōu)?1",或者"1"變?yōu)?0",造成的后果往往是很嚴(yán)重的。例如導(dǎo)致一些控制程序跑飛,存儲(chǔ)的關(guān)鍵數(shù)據(jù)出錯(cuò)等等。現(xiàn)在,隨著芯片集成度的增加,發(fā)生錯(cuò)誤的可能性也在增大。在一些特定的應(yīng)用中,這已經(jīng)成為一個(gè)不能忽視的問題。例如在空間電子應(yīng)用領(lǐng)域,單粒子翻轉(zhuǎn)效應(yīng)就成為困擾設(shè)計(jì)師的一個(gè)難題。
在這種情況下,我們可以采用錯(cuò)誤檢測(cè)與糾正edac(error detection and correction)電路來有效地減少或避免這種情況的出現(xiàn)。根據(jù)檢錯(cuò)、糾錯(cuò)的原理,主要思想是在數(shù)據(jù)寫入時(shí),根據(jù)寫入的數(shù)據(jù)生成一定位數(shù)的校驗(yàn)碼,與相應(yīng)的數(shù)據(jù)一起保存起來;當(dāng)讀出時(shí),同時(shí)也將校驗(yàn)碼讀出,進(jìn)行判決。如果出現(xiàn)一位錯(cuò)誤則自動(dòng)糾正,將正確的數(shù)據(jù)送出,并同時(shí)將改正以后的數(shù)據(jù)回寫覆蓋原來錯(cuò)誤的數(shù)據(jù);如果出現(xiàn)兩位錯(cuò)誤則產(chǎn)生中斷報(bào)告,通知cpu進(jìn)行異常處理。所有這一切動(dòng)作都是靠硬件設(shè)計(jì)自動(dòng)完成的,具有實(shí)時(shí)性和自動(dòng)完成的特點(diǎn)。通過這樣的edac電路,能大大提高系統(tǒng)的抗干擾能力,從而提高系統(tǒng)的可靠性。
當(dāng)然,有一些現(xiàn)成的集成電路芯片可以完成上述功能,如74系列的74630芯片等。但由于嵌入式系統(tǒng)中,往往由于集成化的需要,要將這樣的功能集成到fpga中去實(shí)現(xiàn),因此采用vhdl語言進(jìn)行設(shè)計(jì)具有靈活性和通用性的特點(diǎn)。
1 檢錯(cuò)與糾錯(cuò)原理
首先來看看檢錯(cuò)和糾錯(cuò)的基本原理。進(jìn)行差錯(cuò)控制的基本思想是在信息碼組中以一定規(guī)則加入不同方式的冗余碼,以便在信息讀出的時(shí)候依靠多余的監(jiān)督碼或校驗(yàn)碼來發(fā)現(xiàn)或自動(dòng)糾正錯(cuò)誤。
針對(duì)誤碼發(fā)生的特點(diǎn),即錯(cuò)誤發(fā)生的隨機(jī)性和小概率性,它幾乎總是隨機(jī)地影響某個(gè)字節(jié)中的某一位(bit),因此,如果能夠設(shè)計(jì)自動(dòng)糾正一位錯(cuò)誤,而檢測(cè)兩位錯(cuò)誤的編碼方式,就可以大大的提高系統(tǒng)的可靠性。
現(xiàn)在我們以16位的cpu數(shù)據(jù)總線為例,假定信息源的位數(shù)為16,要構(gòu)造一種能夠糾正一位錯(cuò)誤,檢查兩位錯(cuò)誤的編碼方式。根據(jù)"糾錯(cuò)定理",需要設(shè)計(jì)最小漢明距離≥4的碼組。我們可以采用線形分組碼,利用線性分組碼的概念可以構(gòu)造六位監(jiān)督碼,它們由如下線性關(guān)系產(chǎn)生:
其中,d0~d15為16位數(shù)據(jù)(15為最高位msb,0為最低位lsb),c0~c5為產(chǎn)生的六位監(jiān)督碼,表示進(jìn)行異或運(yùn)算。
在數(shù)據(jù)讀出時(shí),我們只需要考察伴隨式s=[s0 s1 s2 s3 s4 s5],其中:
很容易證明,根據(jù)伴隨式進(jìn)行誤差診斷,符合表1所列情況。
表1 誤差診斷碼表
伴隨式
錯(cuò) 誤 位 置
數(shù) 據(jù) 位
校 驗(yàn) 位
無錯(cuò)
d0
d1
d2
d3
d4
d5
d6
d7
d8
d9
d10
d11
d12
d13
d14
d15
c0
c1
c2
c3
c4
c5
s0
1
1
0
1
1
0
0
0
1
1
1
0
0
1
0
0
1
0
0
0
0
0
0
s1
1
0
1
1
0
1
1
0
1
0
0
1
0
0
1
0
0
1
0
0
0
0
0
s2
0
1
1
0
1
1
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
0
0
s3
1
1
1
0
0
0
1
1
0
0
1
1
1
0
0
0
0
0
0
1
0
0
0
s4
0
來源:?jiǎn)纹瑱C(jī)及嵌入式系統(tǒng)應(yīng)用 作者:李 飛 張志敏 王巖飛摘要:針對(duì)一些惡劣的電磁環(huán)境對(duì)隨機(jī)存儲(chǔ)器(ram)電路誤碼影響的情況,根據(jù)糾錯(cuò)編碼的基本原理,提出簡(jiǎn)單實(shí)用的能檢查兩位錯(cuò)誤并自動(dòng)糾正一位錯(cuò)誤的edac算法;通過vhdl語言編程設(shè)計(jì),由fpga器件來實(shí)現(xiàn),并給出仿真結(jié)果。
關(guān)鍵詞:錯(cuò)誤檢測(cè)與糾正(edac) 漢明距離 fpga vhdl
引 言
在一些電磁環(huán)境比較惡劣的情況下,一些大規(guī)模集成電路常常會(huì)受到干擾,導(dǎo)致不能正常工作。特別是像ram這種利用雙穩(wěn)態(tài)進(jìn)行存儲(chǔ)的器件,往往會(huì)在強(qiáng)干擾下發(fā)生翻轉(zhuǎn),使原來存儲(chǔ)的"0"變?yōu)?1",或者"1"變?yōu)?0",造成的后果往往是很嚴(yán)重的。例如導(dǎo)致一些控制程序跑飛,存儲(chǔ)的關(guān)鍵數(shù)據(jù)出錯(cuò)等等,F(xiàn)在,隨著芯片集成度的增加,發(fā)生錯(cuò)誤的可能性也在增大。在一些特定的應(yīng)用中,這已經(jīng)成為一個(gè)不能忽視的問題。例如在空間電子應(yīng)用領(lǐng)域,單粒子翻轉(zhuǎn)效應(yīng)就成為困擾設(shè)計(jì)師的一個(gè)難題。
在這種情況下,我們可以采用錯(cuò)誤檢測(cè)與糾正edac(error detection and correction)電路來有效地減少或避免這種情況的出現(xiàn)。根據(jù)檢錯(cuò)、糾錯(cuò)的原理,主要思想是在數(shù)據(jù)寫入時(shí),根據(jù)寫入的數(shù)據(jù)生成一定位數(shù)的校驗(yàn)碼,與相應(yīng)的數(shù)據(jù)一起保存起來;當(dāng)讀出時(shí),同時(shí)也將校驗(yàn)碼讀出,進(jìn)行判決。如果出現(xiàn)一位錯(cuò)誤則自動(dòng)糾正,將正確的數(shù)據(jù)送出,并同時(shí)將改正以后的數(shù)據(jù)回寫覆蓋原來錯(cuò)誤的數(shù)據(jù);如果出現(xiàn)兩位錯(cuò)誤則產(chǎn)生中斷報(bào)告,通知cpu進(jìn)行異常處理。所有這一切動(dòng)作都是靠硬件設(shè)計(jì)自動(dòng)完成的,具有實(shí)時(shí)性和自動(dòng)完成的特點(diǎn)。通過這樣的edac電路,能大大提高系統(tǒng)的抗干擾能力,從而提高系統(tǒng)的可靠性。
當(dāng)然,有一些現(xiàn)成的集成電路芯片可以完成上述功能,如74系列的74630芯片等。但由于嵌入式系統(tǒng)中,往往由于集成化的需要,要將這樣的功能集成到fpga中去實(shí)現(xiàn),因此采用vhdl語言進(jìn)行設(shè)計(jì)具有靈活性和通用性的特點(diǎn)。
1 檢錯(cuò)與糾錯(cuò)原理
首先來看看檢錯(cuò)和糾錯(cuò)的基本原理。進(jìn)行差錯(cuò)控制的基本思想是在信息碼組中以一定規(guī)則加入不同方式的冗余碼,以便在信息讀出的時(shí)候依靠多余的監(jiān)督碼或校驗(yàn)碼來發(fā)現(xiàn)或自動(dòng)糾正錯(cuò)誤。
針對(duì)誤碼發(fā)生的特點(diǎn),即錯(cuò)誤發(fā)生的隨機(jī)性和小概率性,它幾乎總是隨機(jī)地影響某個(gè)字節(jié)中的某一位(bit),因此,如果能夠設(shè)計(jì)自動(dòng)糾正一位錯(cuò)誤,而檢測(cè)兩位錯(cuò)誤的編碼方式,就可以大大的提高系統(tǒng)的可靠性。
現(xiàn)在我們以16位的cpu數(shù)據(jù)總線為例,假定信息源的位數(shù)為16,要構(gòu)造一種能夠糾正一位錯(cuò)誤,檢查兩位錯(cuò)誤的編碼方式。根據(jù)"糾錯(cuò)定理",需要設(shè)計(jì)最小漢明距離≥4的碼組。我們可以采用線形分組碼,利用線性分組碼的概念可以構(gòu)造六位監(jiān)督碼,它們由如下線性關(guān)系產(chǎn)生:
其中,d0~d15為16位數(shù)據(jù)(15為最高位msb,0為最低位lsb),c0~c5為產(chǎn)生的六位監(jiān)督碼,表示進(jìn)行異或運(yùn)算。
在數(shù)據(jù)讀出時(shí),我們只需要考察伴隨式s=[s0 s1 s2 s3 s4 s5],其中:
很容易證明,根據(jù)伴隨式進(jìn)行誤差診斷,符合表1所列情況。
表1 誤差診斷碼表
伴隨式
錯(cuò) 誤 位 置
數(shù) 據(jù) 位
校 驗(yàn) 位
無錯(cuò)
d0
d1
d2
d3
d4
d5
d6
d7
d8
d9
d10
d11
d12
d13
d14
d15
c0
c1
c2
c3
c4
c5
s0
1
1
0
1
1
0
0
0
1
1
1
0
0
1
0
0
1
0
0
0
0
0
0
s1
1
0
1
1
0
1
1
0
1
0
0
1
0
0
1
0
0
1
0
0
0
0
0
s2
0
1
1
0
1
1
0
1
0
1
0
0
1
0
0
1
0
0
1
0
0
0
0
s3
1
1
1
0
0
0
1
1
0
0
1
1
1
0
0
0
0
0
0
1
0
0
0
s4
0
熱門點(diǎn)擊
- protel99se和DXP的使用感想
- CCS噪聲模型:用于串?dāng)_噪聲分析的高精確度建
- Xtreme PCB軟件允許多位工程師同時(shí)布
- ALLEGRO布線缺點(diǎn)之我見
- PCB LAYOUT技術(shù)大全---初學(xué)者必看
- 利用Liberty CCS建模技術(shù)實(shí)現(xiàn)更高精
- RGB信號(hào)走表層還是地層?
- VHDL中Loop動(dòng)態(tài)條件的可綜合轉(zhuǎn)化
- 利用FPGA實(shí)現(xiàn)異步FIFO設(shè)計(jì)
- 采用EEPROM對(duì)大容量FPGA芯片數(shù)據(jù)實(shí)現(xiàn)
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺(tái)儀器中同時(shí)實(shí)現(xiàn)時(shí)域和頻域分析,DS... [詳細(xì)]
- AMOLED顯示驅(qū)動(dòng)芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計(jì)
- GB300 超級(jí)芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個(gè)最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究