來源：今日電子 作者：電子科技大學(xué) 郭爽 黃建國

    引言

    隨著新一代作戰(zhàn)飛機(jī)大量裝備現(xiàn)役，機(jī)載雷達(dá)設(shè)備的維修任務(wù)越來越繁重，現(xiàn)代化的仿真測試系統(tǒng)成為重要的維修設(shè)備。雷達(dá)信號的仿真又是測試系統(tǒng)中必不可少的。但采用函數(shù)/任意波發(fā)生器組成測試系統(tǒng)，不僅增加系統(tǒng)成本，而且還給系統(tǒng)軟件設(shè)計增加不必要的負(fù)擔(dān)。為此，提出了一種基于cpld的雷達(dá)仿真信號的實現(xiàn)方案，它能為機(jī)載雷達(dá)測試系統(tǒng)提供所需的多種典型的重頻脈沖及制導(dǎo)信號。

    雷達(dá)仿真信號發(fā)生器的結(jié)構(gòu)

    雷達(dá)仿真信號發(fā)生器主要由輸入輸出控制和產(chǎn)生仿真信號的cpld芯片兩部分組成。輸入輸出控制信號是利用測試系統(tǒng)的工控機(jī)通過數(shù)字i/o卡來產(chǎn)生，當(dāng)工控機(jī)通過數(shù)字i/o卡輸出有效信號時，發(fā)生器將會輸出相應(yīng)的脈沖信號。雷達(dá)仿真信號發(fā)生器的結(jié)構(gòu)如圖1所示。

    圖1 雷達(dá)仿真信號發(fā)生器結(jié)構(gòu)

    圖中，雷達(dá)仿真信號發(fā)生器的控制信號有雷達(dá)仿真信號脈沖開關(guān)、聯(lián)合信號united開關(guān)、制導(dǎo)信號sa-h開關(guān)、制導(dǎo)信號sa-l開關(guān)和照射輸出sa-w開關(guān)。上述開關(guān)都是低電平有效，當(dāng)“脈沖開關(guān)”有效時，雷達(dá)仿真信號發(fā)生器即處于工作狀態(tài)。這時只要任何控制信號有效就能使其輸出相應(yīng)的雷達(dá)仿真信號�！皊a-h”有效時，“out1”輸出高重頻脈沖信號；“sa-l”有效時，“out1”輸出中重頻脈沖信號；“sa-w”有效時，“out2”輸出照射脈沖信號；“united”有效時，“out3”輸出聯(lián)合脈沖信號，即在照射脈沖底電平時加入高重頻或中重頻脈沖信號。

    cpld內(nèi)電路設(shè)計及仿真

    本設(shè)計中選用的cpld為altera公司的epm7128slc84，屬于max7000系列。max7000系列提供600～5000可用門(器件上提供1200～10000門)，引腳到引腳的延時為6ns，計數(shù)器頻率可達(dá)151.5mhz。

    cpld是雷達(dá)仿真信號發(fā)生器的核心所在，其內(nèi)部電路主要分為6個子模塊，分別是5分頻及脈寬整形模塊、10分頻及脈寬整形模塊、60分頻及脈寬整形模塊、100分頻電路、625分頻電路和脈沖輸出選擇器。各模塊之間連接關(guān)系如圖2所示。

    圖2 cpld內(nèi)部各模塊之間連接關(guān)系

    時鐘脈沖輸入clk頻率為外部晶振提供的10mhz的信號，為10分頻及脈寬整形電路、60分頻及脈寬整形電路、100分頻電路提供50ns脈寬的輸入信號。100分頻和625分頻電路是采用max+plusⅱ自帶宏函數(shù)lpm-counter(可預(yù)置計數(shù)器)設(shè)計的，10mhz的信號由lpm-counter的clk端輸入，而cout作為分頻后的脈沖輸出端，根據(jù)需要的脈沖頻率來設(shè)置函數(shù)modulus和width參數(shù)，以100分頻電路為例，將modulus設(shè)置為100相應(yīng)的width設(shè)置為7，當(dāng)宏函數(shù)各控制信號設(shè)置為計數(shù)狀態(tài)后，在clk上升沿來到時開始計數(shù)。當(dāng)計數(shù)到100時，計數(shù)器歸零并在cout輸出一脈寬為clk時鐘周期的脈沖，如此反復(fù)，從而達(dá)到100分頻的目的，圖3給出100分頻的仿真波形。

    圖3 100分頻的仿真波形

    60分頻及脈寬整形電路產(chǎn)生周期 6μs、脈寬1.2μs的高重頻脈沖，其結(jié)構(gòu)如圖4所示。分頻電路采用上述同樣的設(shè)計方法，只需將modulus和width參數(shù)分別設(shè)置為60和6，即產(chǎn)生周期為6μs脈寬100ns的脈沖(圖5中clk100ns)。將此信號作為d觸發(fā)器的時鐘信號，而該d觸發(fā)器的輸入端始終保持高電平，這樣當(dāng)d觸發(fā)器在時鐘上升沿到來后輸出會始終保持“1”，但為了得到1.2μs脈寬的脈沖必需在1.2μs后對d觸發(fā)器清零。清零信號的設(shè)計同樣利用lpm-counter函數(shù)，函數(shù)的輸入信號為10mhz的脈沖信號，modulus和width參數(shù)分別設(shè)置為13和4，當(dāng)計數(shù)到13時(clk輸入端出現(xiàn)第13個上升沿，即時鐘過去12個周期1.2μs)計數(shù)器歸零并在cout產(chǎn)生脈沖通過反相