一種基于FPGA的誤碼性能測試方案
發(fā)布時間:2008/5/27 0:00:00 訪問次數(shù):487
    
    
    來源:電子技術(shù)應(yīng)用 作者:王 登 常 青 梅順良
    
    摘要:提出了一種基于fpga的誤碼測試方案,并簡要介紹了該方案的設(shè)計思想。
    
    關(guān)鍵詞:誤碼儀 數(shù)字微波傳輸 acex1k系列fpga
    
    在數(shù)字通信系統(tǒng)的性能測試中,通常使用誤碼分析儀對其誤碼性能進(jìn)行測量。它雖然具有簡單易用、測試內(nèi)容豐富、誤碼測試結(jié)果直觀、準(zhǔn)確等優(yōu)點,但是,價格昂貴、不易與某些系統(tǒng)接口適配,通常需要另加外部輔助長線驅(qū)動電路;此外,誤碼分析儀對于突發(fā)通信系統(tǒng)的誤碼性能測試存在先天不足。例如,在對tdma系統(tǒng)上行鏈路誤碼性能測試時,只有通過外加接口,對連續(xù)數(shù)據(jù)進(jìn)行數(shù)據(jù)壓擴(kuò),才能為被測設(shè)備模擬出突發(fā)形式的數(shù)據(jù),從而完成測試。這給測試工作帶來極大的不便。
    
    另一方面,現(xiàn)今的通信系統(tǒng)大量采用fpga作為系統(tǒng)的核心控制器件。將物理層上的各協(xié)議層的功能集中在fpga內(nèi)部實現(xiàn),不僅提高了通信系統(tǒng)的集成,同時也減少了硬件和軟件設(shè)計的復(fù)雜度。
    
    
    
    基于上述兩方面的考慮,筆者在fpga內(nèi)部實現(xiàn)了一個簡易的多功能誤碼分析儀。該誤碼儀主要有三方面優(yōu)點:一是可以根據(jù)用戶需要,以連續(xù)或突發(fā)的方式產(chǎn)生若干種不同的隨機(jī)序列或固定序列,并據(jù)此測試數(shù)字通信系統(tǒng)的誤碼性能;二是測試結(jié)果可以誤碼率或者誤碼數(shù)兩種形式,通過外圍器件直觀地顯示出來;三是作為被測系統(tǒng)的一個嵌入式模塊,便于功能擴(kuò)展及系統(tǒng)調(diào)試。
    
    1 偽隨機(jī)序列(m序列)
    
    許多數(shù)字通信理論的結(jié)論都基于這樣一個假設(shè):原始的信源信號為0、1等概并相互獨立的隨機(jī)數(shù)字序列。同樣,實際數(shù)字通信系統(tǒng)的設(shè)計,也是基于相同假設(shè)。因此,為使測試結(jié)果盡可能真實地反映系統(tǒng)的性能,采用偽隨機(jī)序列(m序列)作為測試中傳輸?shù)男盘枴?/p>
    
    m序列是一種線反饋移位寄存器序列,其原理方框圖如圖1所示。每級移位寄存器的輸出被反饋系數(shù)ci加權(quán)(ci可以取1或0),經(jīng)模2和運算再反饋到第一級。令第一級的輸入為ak,就有:
    
    根據(jù)反饋系數(shù)的取值不同,電路可以產(chǎn)生出各種具有不同特性的數(shù)字序列。對于一定的移位寄存器級數(shù)r,存在一些特殊的ci取值,使得輸出序列的周期達(dá)到最長,即為2r-1。這樣的序列被稱為最長線性反饋移位寄存器序列,即m序列。
    
    2 誤碼儀測試原理
    
    該誤碼儀由發(fā)端模塊和收端模塊兩部分組成。發(fā)端模塊產(chǎn)生連續(xù)或者突發(fā)的比特流,作為通信系統(tǒng)的信源數(shù)據(jù);收端模塊接收通信系統(tǒng)輸出的比特流,并將其與本地產(chǎn)生的、與發(fā)端形式相同的比特流進(jìn)行比較,從而完成誤碼測試。從邏輯上看,誤碼儀的工作過程大致可以分成以下幾個步驟:
    
    (1)發(fā)端模塊產(chǎn)生原始數(shù)據(jù),并使其通過被測通信系統(tǒng)構(gòu)成的信道;
    
    (2)收端模塊產(chǎn)生與發(fā)端相同碼型、相同相位的數(shù)據(jù)流;
    
    (3)將收到的數(shù)據(jù)流與收端產(chǎn)生的本地數(shù)據(jù)流逐比特地比較,并進(jìn)行誤碼統(tǒng)計;
    
    (4)根據(jù)誤碼統(tǒng)計結(jié)果,計算出相應(yīng)的誤碼率,并輸出誤碼指示。
    
    誤碼儀收端模塊所面臨的最主要問題是如何準(zhǔn)確地實現(xiàn)本地產(chǎn)生的m序列與收到的數(shù)據(jù)流同步,即比特對齊,這是整個誤碼儀正常工作的前提。為了適應(yīng)各種不同類型的通信系統(tǒng),根據(jù)m序列的性質(zhì),采用隨動同步的方法解決這個問題。圖2給出了隨動同步的原理框圖。
    
    
    
    通過上述討論知道,周期為2r-1的m序列發(fā)生器由r級移位寄存器組成。同時,由r個比特所能組成的所有序列(除全零序列外)都會在m序列的一個周期內(nèi)遍歷,且相應(yīng)的前后位置固定。因此,如果兩個具有相同邏輯結(jié)構(gòu)的m序列
    
    
    來源:電子技術(shù)應(yīng)用 作者:王 登 常 青 梅順良
    
    摘要:提出了一種基于fpga的誤碼測試方案,并簡要介紹了該方案的設(shè)計思想。
    
    關(guān)鍵詞:誤碼儀 數(shù)字微波傳輸 acex1k系列fpga
    
    在數(shù)字通信系統(tǒng)的性能測試中,通常使用誤碼分析儀對其誤碼性能進(jìn)行測量。它雖然具有簡單易用、測試內(nèi)容豐富、誤碼測試結(jié)果直觀、準(zhǔn)確等優(yōu)點,但是,價格昂貴、不易與某些系統(tǒng)接口適配,通常需要另加外部輔助長線驅(qū)動電路;此外,誤碼分析儀對于突發(fā)通信系統(tǒng)的誤碼性能測試存在先天不足。例如,在對tdma系統(tǒng)上行鏈路誤碼性能測試時,只有通過外加接口,對連續(xù)數(shù)據(jù)進(jìn)行數(shù)據(jù)壓擴(kuò),才能為被測設(shè)備模擬出突發(fā)形式的數(shù)據(jù),從而完成測試。這給測試工作帶來極大的不便。
    
    另一方面,現(xiàn)今的通信系統(tǒng)大量采用fpga作為系統(tǒng)的核心控制器件。將物理層上的各協(xié)議層的功能集中在fpga內(nèi)部實現(xiàn),不僅提高了通信系統(tǒng)的集成,同時也減少了硬件和軟件設(shè)計的復(fù)雜度。
    
    
    
    基于上述兩方面的考慮,筆者在fpga內(nèi)部實現(xiàn)了一個簡易的多功能誤碼分析儀。該誤碼儀主要有三方面優(yōu)點:一是可以根據(jù)用戶需要,以連續(xù)或突發(fā)的方式產(chǎn)生若干種不同的隨機(jī)序列或固定序列,并據(jù)此測試數(shù)字通信系統(tǒng)的誤碼性能;二是測試結(jié)果可以誤碼率或者誤碼數(shù)兩種形式,通過外圍器件直觀地顯示出來;三是作為被測系統(tǒng)的一個嵌入式模塊,便于功能擴(kuò)展及系統(tǒng)調(diào)試。
    
    1 偽隨機(jī)序列(m序列)
    
    許多數(shù)字通信理論的結(jié)論都基于這樣一個假設(shè):原始的信源信號為0、1等概并相互獨立的隨機(jī)數(shù)字序列。同樣,實際數(shù)字通信系統(tǒng)的設(shè)計,也是基于相同假設(shè)。因此,為使測試結(jié)果盡可能真實地反映系統(tǒng)的性能,采用偽隨機(jī)序列(m序列)作為測試中傳輸?shù)男盘枴?/p>
    
    m序列是一種線反饋移位寄存器序列,其原理方框圖如圖1所示。每級移位寄存器的輸出被反饋系數(shù)ci加權(quán)(ci可以取1或0),經(jīng)模2和運算再反饋到第一級。令第一級的輸入為ak,就有:
    
    根據(jù)反饋系數(shù)的取值不同,電路可以產(chǎn)生出各種具有不同特性的數(shù)字序列。對于一定的移位寄存器級數(shù)r,存在一些特殊的ci取值,使得輸出序列的周期達(dá)到最長,即為2r-1。這樣的序列被稱為最長線性反饋移位寄存器序列,即m序列。
    
    2 誤碼儀測試原理
    
    該誤碼儀由發(fā)端模塊和收端模塊兩部分組成。發(fā)端模塊產(chǎn)生連續(xù)或者突發(fā)的比特流,作為通信系統(tǒng)的信源數(shù)據(jù);收端模塊接收通信系統(tǒng)輸出的比特流,并將其與本地產(chǎn)生的、與發(fā)端形式相同的比特流進(jìn)行比較,從而完成誤碼測試。從邏輯上看,誤碼儀的工作過程大致可以分成以下幾個步驟:
    
    (1)發(fā)端模塊產(chǎn)生原始數(shù)據(jù),并使其通過被測通信系統(tǒng)構(gòu)成的信道;
    
    (2)收端模塊產(chǎn)生與發(fā)端相同碼型、相同相位的數(shù)據(jù)流;
    
    (3)將收到的數(shù)據(jù)流與收端產(chǎn)生的本地數(shù)據(jù)流逐比特地比較,并進(jìn)行誤碼統(tǒng)計;
    
    (4)根據(jù)誤碼統(tǒng)計結(jié)果,計算出相應(yīng)的誤碼率,并輸出誤碼指示。
    
    誤碼儀收端模塊所面臨的最主要問題是如何準(zhǔn)確地實現(xiàn)本地產(chǎn)生的m序列與收到的數(shù)據(jù)流同步,即比特對齊,這是整個誤碼儀正常工作的前提。為了適應(yīng)各種不同類型的通信系統(tǒng),根據(jù)m序列的性質(zhì),采用隨動同步的方法解決這個問題。圖2給出了隨動同步的原理框圖。
    
    
    
    通過上述討論知道,周期為2r-1的m序列發(fā)生器由r級移位寄存器組成。同時,由r個比特所能組成的所有序列(除全零序列外)都會在m序列的一個周期內(nèi)遍歷,且相應(yīng)的前后位置固定。因此,如果兩個具有相同邏輯結(jié)構(gòu)的m序列
熱門點擊
- OrCAD/PSpice9直流掃描分析的應(yīng)用
- protel99se和DXP的使用感想
- CCS噪聲模型:用于串?dāng)_噪聲分析的高精確度建
- Xtreme PCB軟件允許多位工程師同時布
- ORCAD/PSPICE
- ALLEGRO布線缺點之我見
- PCB LAYOUT技術(shù)大全---初學(xué)者必看
- 利用Liberty CCS建模技術(shù)實現(xiàn)更高精
- RGB信號走表層還是地層?
- VHDL中Loop動態(tài)條件的可綜合轉(zhuǎn)化
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺儀器中同時實現(xiàn)時域和頻域分析,DS... [詳細(xì)]
- AMOLED顯示驅(qū)動芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計
- GB300 超級芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究