隨著數(shù)字技術(shù)的飛速發(fā)展，電子工程師在設(shè)計(jì)中越來越多地采用FPGA來實(shí)現(xiàn)復(fù)雜的數(shù)字功能，不僅僅是簡單的時(shí)序邏輯，更多的是諸如數(shù)字濾波器、信號(hào)處理算法的實(shí)現(xiàn)等。這樣我們就必須要對(duì)FPGA設(shè)計(jì)進(jìn)行全面的性能分析，而不僅僅是時(shí)序的驗(yàn)證，這就對(duì)FPGA設(shè)計(jì)軟件的仿真功能提出了更高的要求。而現(xiàn)有的一些流行的FPGA設(shè)計(jì)工具并不能滿足這一要求。

    MAX+PLUS II是ALTERA公司為自己的系列EPLD、FPGA提供的功能強(qiáng)大的設(shè)計(jì)及仿真軟件。在該軟件中，提供了從多種方法輸入、編譯一直到仿真的一系列配套功能，對(duì)于那些不是很復(fù)雜的時(shí)序邏輯設(shè)計(jì)來說，可以在一個(gè)軟件內(nèi)方便地完成所有的設(shè)計(jì)及仿真工作。而對(duì)于那些復(fù)雜的設(shè)計(jì)則顯得力不從心了。

    舉一個(gè)例子：對(duì)一個(gè)基于FPGA設(shè)計(jì)的雷達(dá)信號(hào)處理機(jī)，我們關(guān)心其在給定發(fā)現(xiàn)概率和虛警率的前提下的最小可檢測(cè)信噪比，或者在某一給定信噪比條件下其Pd、Pf是否能滿足要求。雖然在設(shè)計(jì)之前肯定已經(jīng)做了諸如可行性分析、性能分析等一系列的工作，但是由于數(shù)字實(shí)現(xiàn)必須考慮的一些問題，如字長效應(yīng)、算法簡化等，有可能使具體實(shí)現(xiàn)的性能比之理論分析有所下降，這個(gè)下降到底有多大？另外，采用的信號(hào)處理算法還有哪些沒有發(fā)現(xiàn)的缺陷？對(duì)設(shè)計(jì)者來說，能夠完全在軟件環(huán)境中通過仿真來解決這些問題遠(yuǎn)比在不成熟的硬件環(huán)境中反復(fù)地調(diào)試、修改來的有效率，且有更大的彈性，更容易進(jìn)行。

    然而，當(dāng)我們想通過MAX+POUSII軟件自帶的仿真工具對(duì)復(fù)雜設(shè)計(jì)的性能作一個(gè)評(píng)估時(shí)，就會(huì)碰到許多困難。一般來說簡單仿真的步驟如圖１所示。其中，手工設(shè)置仿真輸入節(jié)點(diǎn)值只適用于輸入信號(hào)比較簡單的情況，而對(duì)于復(fù)雜的輸入信號(hào)就無能為力了。如上述雷達(dá)信號(hào)處理機(jī)的輸入信號(hào)，應(yīng)該是許多個(gè)周期的雷達(dá)同步信號(hào)、雷達(dá)回波信號(hào)加上取決于接收信道的帶限噪聲構(gòu)成的（后兩者應(yīng)有給定的信噪比關(guān)系）。這類輸入信號(hào)不僅必須經(jīng)嚴(yán)格計(jì)算得到，而且數(shù)量巨大，很難由手工輸入。

    另外，一般我們對(duì)仿真結(jié)果的分析也僅限于直接觀察，只能對(duì)相對(duì)較簡單的結(jié)果作出判斷。而雷達(dá)信號(hào)處理機(jī)則必須做蒙特卡洛實(shí)驗(yàn)（海量實(shí)驗(yàn)）來統(tǒng)計(jì)其性能（如統(tǒng)計(jì)給定信噪比下的Pd、Pf），或?qū)μ幚斫Y(jié)果進(jìn)行各種分析（如時(shí)頻分析）來判斷處理器是否最佳等。這樣，對(duì)仿真結(jié)果的分析也不能簡單地判斷，必須經(jīng)專門的數(shù)學(xué)計(jì)算才能給出結(jié)論。

   由此看來，MAX+PLUS II的仿真功能已經(jīng)不能滿足對(duì)復(fù)雜設(shè)計(jì)進(jìn)行仿真的要求，我們必須另找方法。當(dāng)然，如果有像ＣＯＳＳＡＰ這樣的軟件的話，就不存在上述問題了。但對(duì)于大多數(shù)設(shè)計(jì)者來說，他們一般很難有機(jī)會(huì)接觸到這些工作站上的大型軟件，更普及的是像MAX+PLUS II、MATLAB這樣的通用工具軟件。

    我們知道，MATLAB是MathWorks公司推出的一種面向科學(xué)與工程計(jì)算的高級(jí)（語言）軟件，它集科學(xué)計(jì)算、自動(dòng)控制、信號(hào)處理、神經(jīng)網(wǎng)絡(luò)、圖像處理等于一體，具有極高的編程效率。它可以極方便地產(chǎn)生各種信號(hào)，進(jìn)行各種變換、統(tǒng)計(jì)，另外它的繪圖功能也極為強(qiáng)大。它的這些特點(diǎn)正好可以彌補(bǔ)MAX+PLUS II在仿真功能上的缺陷。因此，本人在這里介紹一種利用MATLAB來產(chǎn)生復(fù)雜的仿真輸入信號(hào)，并對(duì)仿真輸出信號(hào)進(jìn)行分析的方法。

    １ 聯(lián)合仿真方法介紹

    １．１ 聯(lián)合仿真流程

    我們先介紹MATLAB與MAX+PLUS II聯(lián)合仿真的流程，以使大家心中有一個(gè)概念。然后再分別介紹各部分的實(shí)現(xiàn)。聯(lián)合仿真流程為：

   （１）先在MATLAB中產(chǎn)生原始信號(hào)，并轉(zhuǎn)換為2/16進(jìn)制序列；

   （２）利用自己編寫的MATLAB函數(shù)按一定格式生成向量文件（*.vec，純文本文件）；

   （３）在MAX+PLUS II中，打開你要仿真的FPGA源文件，設(shè)置為“當(dāng)前工程”并作編譯；

   （４）打開simulator，選“File\Inputs/Outputs”，輸入在MATLAB中生成的向量文件名，按：“確定