作者：中國海洋大學(xué)物理系 褚建平 亓夫軍 王寶濤

    摘 要：本文介紹了一種基于fpga的線陣ccd數(shù)據(jù)采集系統(tǒng)的實(shí)現(xiàn)方法。該系統(tǒng)在altera的cyclone ep1c6q240c8上實(shí)現(xiàn)，使用sopc builder開發(fā)組件定制cpu軟核處理器和系統(tǒng)所需的ip模塊，cpu軟核處理器作為微控制器實(shí)現(xiàn)邏輯控制和數(shù)據(jù)采集功能，用硬件描述語言編程實(shí)現(xiàn)ccd驅(qū)動(dòng)電路的設(shè)計(jì)。

    關(guān)鍵詞：ccd；數(shù)據(jù)采集；nios ii

    引言

    ccd(charge coupled devices，電荷耦合器件)具有光電轉(zhuǎn)換、信息存儲(chǔ)等功能，而且集成度高、動(dòng)態(tài)范圍大、線性好、信噪比高，在很多領(lǐng)域都得到了廣泛應(yīng)用。ccd有面陣和線陣之分，面陣ccd主要用于攝像、圖像處理、數(shù)據(jù)存儲(chǔ)和機(jī)器人視覺等領(lǐng)域；線陣ccd的應(yīng)用也很廣泛，像光譜分析、測徑，測量微小位移等。

    本文介紹了一種在fpga片內(nèi)利用sopc技術(shù)實(shí)現(xiàn)的線陣ccd數(shù)據(jù)采集系統(tǒng)，系統(tǒng)中的ccd選用東芝公司的tcd103d，這是2592像元的二相線陣ccd；adc選用tlc876，精度為10位，轉(zhuǎn)換速率20msps。整個(gè)系統(tǒng)在一片fpga(ep1c6q240c8)上完成，在quartus ii軟件中用硬件描述語言實(shí)現(xiàn)ccd的驅(qū)動(dòng)電路和a/d采樣控制器的設(shè)計(jì)。使用sopc builder定制了一個(gè)32位軟核處理器作為微控制器，協(xié)調(diào)ccd驅(qū)動(dòng)電路、a/d采樣控制電路之間的工作時(shí)序，完成數(shù)據(jù)采集、存儲(chǔ)等功能。系統(tǒng)分3部分：硬件電路、驅(qū)動(dòng)電路和數(shù)據(jù)采集部分。

    系統(tǒng)硬件設(shè)計(jì)

    硬件平臺(tái)結(jié)構(gòu)見圖1。系統(tǒng)中的uart和sdram controller是sopc builder內(nèi)建的ip核庫中的ip模塊，通過avalon bus和nios ii cpu相連。sopc builder能自動(dòng)產(chǎn)生每個(gè)模塊的hdl文件，同時(shí)自動(dòng)產(chǎn)生一些必要的仲裁邏輯來協(xié)調(diào)avalon bus上各功能模塊的工作。nios ii cpu是系統(tǒng)的核心，協(xié)調(diào)ccd驅(qū)動(dòng)電路、a/d采樣控制電路之間的工作時(shí)序，完成數(shù)據(jù)采集、存儲(chǔ)和數(shù)據(jù)傳輸。sdram作為數(shù)據(jù)緩存器，軟件程序和配置文件存儲(chǔ)在外擴(kuò)的flash中。系統(tǒng)通過rs-232接口和計(jì)算機(jī)相連，接收計(jì)算機(jī)的控制命令。ccd工作時(shí)要求驅(qū)動(dòng)脈沖的幅值在11v以上(典型值為12v)，因此，ccd模塊包含一個(gè)電平轉(zhuǎn)換電路，將fpga輸出的電平轉(zhuǎn)換成12v。

    驅(qū)動(dòng)電路設(shè)計(jì)

    fpga具有集成度高、速度快、可靠性好及硬件電路易于編程等特點(diǎn)，非常適合驅(qū)動(dòng)電路的設(shè)計(jì)。ccd驅(qū)動(dòng)電路和a/d采樣控制電路在quartus ii軟件中編程實(shí)現(xiàn)，產(chǎn)生ccd和adc所需的工作時(shí)序。

    ccd驅(qū)動(dòng)電路設(shè)計(jì)

    tcd103d是一種高靈敏度、低暗電流、2592像元的二相線陣ccd圖像傳感器。分辨率為11mm，它在4路驅(qū)動(dòng)信號作用下輸出os和dos信號。正常工作時(shí)先輸出64個(gè)啞元信號，然后連續(xù)輸出s1~s2592有效像素單元信號。s2592信號輸出后，又輸出28個(gè)啞元信號，以后便是空驅(qū)動(dòng)。dos是補(bǔ)償輸出信號。4路驅(qū)動(dòng)信號分別是轉(zhuǎn)移信號sh、兩相時(shí)鐘信號φ1、φ2 和復(fù)位信號rs。sh 的周期就是器件的光積分時(shí)間。

    復(fù)位脈沖rs的產(chǎn)生

    rs 是使輸出擴(kuò)散二極管復(fù)位的復(fù)位管控制脈沖，復(fù)位一次輸出一個(gè)信號，脈沖占空比為1:3，典型頻率為1mhz。rs 由u1單元產(chǎn)生。如圖2所示，單元內(nèi)兩個(gè)d觸發(fā)器構(gòu)成一個(gè)環(huán)形計(jì)數(shù)器，clk 為4mhz 的時(shí)鐘脈沖,經(jīng)分頻輸出兩個(gè)1mhz、相差90°的方波脈沖和,將這兩路脈沖經(jīng)或非門輸出，即可形成rs脈沖。除rs脈沖外，u1單元還產(chǎn)生fai_base脈沖和ad_clk脈沖。前者頻率為0.5mhz，占空比為1:1，用于產(chǎn)生時(shí)鐘脈沖信號。ad_clk是adc的采樣時(shí)鐘信號，頻率為1mhz。

    時(shí)鐘脈沖φ1和φ2的產(chǎn)生

    時(shí)鐘脈沖φ1、φ2的典型頻率為0.