引 言

    硬件描述語言hdl是一種用形式化方法描述數(shù)字電路和系統(tǒng)的語言。利用這種語言，數(shù)字電路系統(tǒng)的設(shè)計

    可以從上層到下層（從抽象到具體）逐層描述自己的設(shè)計思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng)。然后，利用電子設(shè)計自動化（eda）工具，逐層進(jìn)行仿真驗(yàn)證，再把其中需要變?yōu)閷?shí)際電路的模塊組合，經(jīng)過自動綜合工具轉(zhuǎn)換到門級電路網(wǎng)表。接下去，再用專用集成電路asic或現(xiàn)場可編程門陣列fpga自動布局布線工具，把網(wǎng)表轉(zhuǎn)換為要實(shí)現(xiàn)的具體電路布線結(jié)構(gòu)。

    目前，這種高層次(high-level-design)的方法已被廣泛采用。據(jù)統(tǒng)計，目前在美國硅谷約有90%以上的asic和fpga采用硬件描述語言進(jìn)行設(shè)計。

    硬件描述語言hdl的發(fā)展至今已有20多年的歷史，并成功地應(yīng)用于設(shè)計的各個階段：建模、仿真、驗(yàn)證和綜合等。到20世紀(jì)80年代，已出現(xiàn)了上百種硬件描述語言，對設(shè)計自動化曾起到了極大的促進(jìn)和推動作用。但是，這些語言一般各自面向特定的設(shè)計領(lǐng)域和層次，而且眾多的語言使用戶無所適從。因此，急需一種面向設(shè)計的多領(lǐng)域、多層次并得到普遍認(rèn)同的標(biāo)準(zhǔn)硬件描述語言。20世紀(jì)80年代后期，vhdl和verilog hdl語言適應(yīng)了這種趨勢的要求，先后成為ieee標(biāo)準(zhǔn)。

    現(xiàn)在，隨著系統(tǒng)級fpga以及系統(tǒng)芯片的出現(xiàn)，軟硬件協(xié)調(diào)設(shè)計和系統(tǒng)設(shè)計變得越來越重要。傳統(tǒng)意義上的硬件設(shè)計越來越傾向于與系統(tǒng)設(shè)計和軟件設(shè)計結(jié)合。硬件描述語言為適應(yīng)新的情況，迅速發(fā)展，出現(xiàn)了很多新的硬件描述語言，像superlog、systemc、cynlib c++等等。究竟選擇哪種語言進(jìn)行設(shè)計，整個業(yè)界正在進(jìn)行激烈的討論。因此，完全有必要在這方面作一些比較研究，為eda設(shè)計做一些有意義的工作，也為發(fā)展我們未來的芯片設(shè)計技術(shù)打好基礎(chǔ)。

    1 目前hdl發(fā)展?fàn)顩r

    目前，硬件描述語言可謂是百花齊放，有vhdl、superlog、verilog、systemc、cynlib c++、c level等等。雖然各種語言各有所長，但業(yè)界對到底使用哪一種語言進(jìn)行設(shè)計，卻莫衷一是，難有定論。

    而比較一致的意見是，hdl和c/c++語言在設(shè)計流程中實(shí)現(xiàn)級和系統(tǒng)級都具有各自的用武之地。問題出現(xiàn)在系統(tǒng)級和實(shí)現(xiàn)級相連接的地方：什么時候?qū)⑹褂弥械囊环N語言停下來，而開始使用另外一種語言？或者干脆就直接使用一種語言？現(xiàn)在看來得出結(jié)論仍為時過早。

    在2001年舉行的國際hdl會議上，與會者就使用何種設(shè)計語言展開了生動、激烈的辯論。最后，與會者投票表決：如果要啟動一個芯片設(shè)計項(xiàng)目，他們愿意選擇哪種方案.結(jié)果，僅有2票或3票贊成使用systemc、cynlib和c level設(shè)計；而superlog和verilog各自獲得了約20票。至于以后會是什么情況，連會議主持人john cooley也明確表示：“5年后，誰也不知道這個星球會發(fā)生什么事情�！�

    各方人士各持己見：為verilog辯護(hù)者認(rèn)為，開發(fā)一種新的設(shè)計語言是一種浪費(fèi)；為systemc辯護(hù)者認(rèn)為，系統(tǒng)級芯片soc快速增長的復(fù)雜性需要新的設(shè)計方法；c語言的贊揚(yáng)者認(rèn)為，verilog是硬件設(shè)計的匯編語言，而編程的標(biāo)準(zhǔn)很快就會是高級語言，cynlib c++是最佳的選擇，它速度快、代碼精簡；superlog的捍衛(wèi)者認(rèn)為，superlog是verilog的擴(kuò)展，可以在整個設(shè)計流程中僅提供一種語言和一個仿真器，與現(xiàn)有的方法兼容，是一種進(jìn)化，而不是一場革命。

    當(dāng)然，以上所有的討論都沒有提及模擬設(shè)計。如果想設(shè)計帶有模擬電路的芯片，硬件描述語言必須有模擬擴(kuò)展部分，像verilog hdl-a，既要求能夠描述門級開關(guān)級，又要求具有描述物理特性的能力。

    2 幾種代表性的hdl語言

    2.1 vhdl

    早在1980年，因?yàn)槊绹娛鹿I(yè)需要描述電子系統(tǒng)的方法，美國國防部開始進(jìn)行vhdl的開發(fā)。1987年，由ieee（institute of electrical and electro- nics engineers）將vhdl制定為標(biāo)準(zhǔn)。參考手冊為ieee vhdl語言參考手冊標(biāo)準(zhǔn)草案1076/b版，于1987年批準(zhǔn)，稱為ieee 1076-1987。應(yīng)當(dāng)注意，起初vhdl只是作為系統(tǒng)規(guī)范的一個標(biāo)準(zhǔn)，而不是為設(shè)計而制定的。第二個版本是在1993年制定的，稱為vhdl-93，增加了一些新的命令和屬性。

    雖然有“vhdl是一個4億美元的錯誤”這樣的說法，但vhdl畢竟是1995年以前唯一制訂為標(biāo)準(zhǔn)的硬件描述語言，這是它不爭的事實(shí)和優(yōu)勢；但同時它確實(shí)比較麻煩，而且其綜合庫至今也沒有標(biāo)準(zhǔn)化，不具有晶體管開關(guān)級的描述能力和模擬設(shè)計的描述能力。目前的看法是，對于特大型的系統(tǒng)級數(shù)字電路設(shè)計，vhdl是較為