前言

　　用fpga實(shí)現(xiàn)的嵌入式系統(tǒng)，均是在更大的芯片中嵌入的重復(fù)完成特定功能的計(jì)算系統(tǒng)，雖則是隱含嵌入，但實(shí)際上在各種常用的芯片中能夠找到這些嵌入式系統(tǒng)。例如，消費(fèi)類電子產(chǎn)品中的手機(jī)、尋呼機(jī)、數(shù)字相機(jī)、攝像機(jī)、錄像機(jī)、個(gè)人數(shù)字助理等。

　　當(dāng)今，以現(xiàn)場(chǎng)可編程門陣列(fpga)來(lái)實(shí)現(xiàn)可配置的嵌入式系統(tǒng)已越來(lái)越廣泛.其spartan-3e fpga成為實(shí)現(xiàn)各種低成本數(shù)字消費(fèi)類系統(tǒng)的理想器件。這是從系統(tǒng)對(duì)上市時(shí)間的要求、可編程的特性以及集成度等方面考慮有其獨(dú)特的優(yōu)勢(shì)。即采用90納米工藝生產(chǎn)fpga器件之后，fpga器件進(jìn)一步降低成本，減少功耗和提高性能，低成本使fpga成為中小批量生產(chǎn)的應(yīng)用器件，應(yīng)用范圍從早期的軍事、通信系統(tǒng)等擴(kuò)展到低成本消費(fèi)電子類等產(chǎn)品。

　　目前，常用fpga來(lái)實(shí)現(xiàn)dsp嵌入系統(tǒng)與嵌入微處理器系統(tǒng)，而本文主要介紹高性能、低成本的spartan-3 fpga實(shí)現(xiàn)的dsp嵌入系統(tǒng)及其spartan-3系列器件在平板顯示器中的應(yīng)用。

2、關(guān)于用spartan-3 fpg來(lái)實(shí)現(xiàn)的dsp嵌入系統(tǒng)

　　為什么利用spartan-3 fpga來(lái)實(shí)現(xiàn)dsp系統(tǒng)，這應(yīng)首先了解spartan-3 fpga特性，即spadan-3的各種功能及其在實(shí)現(xiàn)dsp時(shí)的用途。

2.1 spartan-3 fpga特性概述。

2.11成本較低的fpga

*spartan-3平臺(tái)fpga具有很高的性價(jià)比

　　經(jīng)過(guò)優(yōu)化的spartan-3 fpga架構(gòu)，結(jié)合90納米處理技術(shù)和300毫米晶圓技術(shù)，每片晶圓產(chǎn)出的完好芯片數(shù)足130納米/200毫米技術(shù)的五倍，其每邏輯單元成本(cpl)最低。

*完整的密度范圍

　　spartan-3fpga的密度范圍是從50，000系統(tǒng)門到5，000，000系統(tǒng)門，這使得低成本fpga與的密度范圍得到了前所未有的擴(kuò)展；326mhz的系統(tǒng)時(shí)鐘率；三路電源干線內(nèi)核電壓1.2v、i/o電壓1.2~3.3v、輔助設(shè)備電壓2.5v.它為高容量，面向用戶的設(shè)備提供了非常低的成本與高性能邏輯方案。

*獨(dú)特的交錯(cuò)排列i/o引腳技術(shù)

　　spartan-3fpga結(jié)合了90納米處理性術(shù)和交錯(cuò)排列引腳技術(shù)，可以提供、很低的每i/o成本(cpl)和最高的每門i/o數(shù)。

2.12 獨(dú)特的功能

*xcite技術(shù)(數(shù)字控制阻抗技術(shù))使用

　　xcite片上數(shù)字終端不再需要外部電阻器(見圖1(a)所示)，這提供了大量的優(yōu)勢(shì)。 減少系統(tǒng)組件；提高系統(tǒng)可靠性；簡(jiǎn)化電路板布局；降低制造成本；實(shí)現(xiàn)i/o最大帶寬；消除短反射噪音。

*選擇ram分級(jí)存儲(chǔ)(即blockram總位數(shù)高達(dá)1872kb)與擴(kuò)展內(nèi)存

　　spartan-3 fpga具有兩種類型的內(nèi)存，可以滿足不同的設(shè)計(jì)需求，即最大1.8mb的真實(shí)雙端口塊ram和最大520kb的分布式ram，其封裝形式為16位深×1位寬，可用作移位寄存器和fifo。

*系統(tǒng)時(shí)鐘管理-具有4個(gè)dcm數(shù)字時(shí)鐘管理器

　　先進(jìn)的時(shí)鐘管理為高性能電路的設(shè)計(jì)者提供了更大的靈活性和更強(qiáng)的控制能力， 見圖1(b)所示。最多四個(gè)數(shù)字時(shí)鐘管理器(dcm)，并帶有9個(gè)外部輸出；8個(gè)預(yù)設(shè)的全球時(shí)鐘網(wǎng)絡(luò)，即8根全局時(shí)鐘線路和豐富的尋址。

*嵌入式乘法器

　　專用的硅資源允許充分地自定義數(shù)據(jù)路徑，并獲得最佳dsp性能，見圖1(c)所示。 最多104個(gè)18×18乘法器，該乘法器模塊允許兩個(gè)18位二進(jìn)制作為輸入并計(jì)算輸出36位結(jié)果，見圖所示；而專用的進(jìn)位邏輯和高效級(jí)聯(lián)，可實(shí)現(xiàn)更多功能。

*selectio-超級(jí)連接

　　每個(gè)i/o針腳都支持24個(gè)通用i/o標(biāo)準(zhǔn)中的任意一個(gè)，所以spanan-3 fpga可以最低的成本提供最靈活的連接，即可編程i/o技術(shù)；支持pci、hstl、sssl、超傳送(hypertransport)、lvds、rsds、lvpecl、lvpel、lvcmos及更多。

2.14邏輯資源

　　豐富的邏輯單元，寄存器具有移位能力；18x18乘法器；jtag邏輯與ieeell49.1/1532說(shuō)明兼容。

　　2.15 可以被xilinx ise(系統(tǒng)內(nèi)仿真器)開發(fā)系統(tǒng)支持。即綜合、映射、替代和尋址。

　　spartan-3設(shè)備以最低成本提供高密度的fpga，這使得它們非常適合于數(shù)量大、注重成本、以dsp為核心的應(yīng)用程序。

　　即嵌入式18×18乘法器(最多104個(gè))、每秒最多3300億次乘法和累加運(yùn)算(mac/s)、優(yōu)秀的高速dsp功能的并行實(shí)現(xiàn)能力、靈活的串聯(lián)架構(gòu)，可實(shí)現(xiàn)成本/功能需求的最佳組合，見圖所示最大的成本/性能靈活性。預(yù)驗(yàn)證的dsp算法和核心，即濾波器、檢波、變換、算法、fec、相關(guān)器。

2.2 spartan-3獨(dú)特的器件結(jié)構(gòu)

　　spartan-3系列的結(jié)構(gòu)可由5個(gè)基本的可編程功能模塊組成，分別是可配置邏輯模塊(clb)，輸入/輸出模塊(iob)、blockram、乘法器模塊和數(shù)字時(shí)鐘管理器(dcm)。這些 小模塊的組成如圖2所示。一系列iob模塊沿芯片的邊沿分布，圍繞著一組按規(guī)則排列的clb模塊。如xc3s50型只有一個(gè)按列排列的blockram嵌在陣列中，xc3s200型到xc3s2000小型有兩個(gè)按列排列的blockram，而xc3s4000和xc3s5000有4個(gè)blockram。每個(gè)列狀blockram是由幾個(gè)18kbram模塊組成，每個(gè)模塊與專用乘法器有受.。dcm放在blockram的外端。