vhdl是隨著可編輯邏輯器件（pld）的發(fā)展而發(fā)展起來(lái)的一種硬件描述語(yǔ)言。它是1980年美國(guó)國(guó)防部vhsic（超高速集成電路）計(jì)劃的一部分，并于1986年和1987年分別成為美國(guó)國(guó)防部和ieee的工業(yè)標(biāo)準(zhǔn)。作為一種硬件設(shè)計(jì)時(shí)采用的標(biāo)準(zhǔn)語(yǔ)言，vhdl具有極強(qiáng)的描述能力，能支持系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和門(mén)級(jí)三個(gè)不同層次的設(shè)計(jì)，這樣設(shè)計(jì)師將在top－down設(shè)計(jì)的全過(guò)程中均可方便地使用同一種語(yǔ)言。而且，vhdl設(shè)計(jì)是一種“概念驅(qū)動(dòng)式”的高層設(shè)計(jì)技術(shù)，設(shè)計(jì)人員毋需通過(guò)門(mén)級(jí)原理圖描述電路，而是針對(duì)目標(biāo)進(jìn)行功能描述，由于擺脫了電路細(xì)節(jié)的束縛，設(shè)計(jì)人員可以專(zhuān)心于設(shè)計(jì)方案和構(gòu)思上，因此設(shè)計(jì)工作省時(shí)省力，加快了設(shè)計(jì)周期，并且工藝轉(zhuǎn)換變得輕松。vhdl設(shè)計(jì)技術(shù)對(duì)可編程專(zhuān)用集成電路（asic）的發(fā)展起著極為重要的作用。

　　自從微軟提出“維納斯”計(jì)劃后，機(jī)頂盒便成為信息產(chǎn)業(yè)追逐的主要目標(biāo)，也是信息家電中的主流產(chǎn)品。各國(guó)都在加緊對(duì)機(jī)頂盒的開(kāi)發(fā)，我國(guó)也提出了相應(yīng)的“女?huà)z”計(jì)劃，全國(guó)許多科研單位與生產(chǎn)廠(chǎng)家都在進(jìn)行這方面的研究。由于我國(guó)有線(xiàn)電視資源豐富，市場(chǎng)前景很大，因而對(duì)有線(xiàn)電視機(jī)頂盒的研究也就格外引人注目。然而，由于我國(guó)還未完全開(kāi)展數(shù)字電視業(yè)務(wù)，因而在機(jī)頂盒的調(diào)試過(guò)程中，要找到合適的信號(hào)源是很不容易的，不得不采用通過(guò)計(jì)算機(jī)輸出標(biāo)準(zhǔn)視頻碼流的方式來(lái)實(shí)現(xiàn)�？纱蠖鄶�(shù)計(jì)算機(jī)eisa總線(xiàn)并行輸出的數(shù)據(jù)速率都難以滿(mǎn)足實(shí)際工作的需要。雖然eisa總線(xiàn)可以一次輸出16位并行數(shù)據(jù)，但這對(duì)于一次只能處理8位并行數(shù)據(jù)的器件來(lái)說(shuō)，仍需要一個(gè)轉(zhuǎn)換過(guò)程。本文介紹了一種數(shù)據(jù)格式轉(zhuǎn)換的設(shè)計(jì)方案。該方案采用vhdl對(duì)一塊cpld芯片進(jìn)行編程，使其實(shí)現(xiàn)從16位并行數(shù)據(jù)到8位并行數(shù)據(jù)的轉(zhuǎn)換，并將eisa口的數(shù)據(jù)輸出速率提高一倍，達(dá)到信源要求。

1 vhdl的特點(diǎn)

　　vhdl是一種面向設(shè)計(jì)的、多層次、多領(lǐng)域且得一致認(rèn)同的、標(biāo)準(zhǔn)的硬件描述語(yǔ)言。它主要有如下特點(diǎn)：

　　·能形式化地抽象表示電路的結(jié)構(gòu)和行為，降低了硬件電路設(shè)計(jì)的難度。

　　·采用自上到下（top－down）的設(shè)計(jì)方法，支持邏輯設(shè)計(jì)中層次與領(lǐng)域的描述；它支持三個(gè)層次的描述：行為描述、rtl方式描述、門(mén)級(jí)描述（邏輯綜合）。

　　·可進(jìn)行系統(tǒng)的早期仿真以保證設(shè)計(jì)的正確性。

　　·主要設(shè)計(jì)文件是vhdl語(yǔ)言編寫(xiě)的源程序，便于文檔管理。

　　·硬件描述與實(shí)現(xiàn)工藝無(wú)關(guān)。

　　由于vhdl語(yǔ)言已作為一種ｉｅｅｅ的工業(yè)標(biāo)準(zhǔn)，因而其語(yǔ)言標(biāo)準(zhǔn)、規(guī)范、語(yǔ)法比較嚴(yán)格，易于共享和復(fù)用。而且，vhdl設(shè)計(jì)技術(shù)齊全、方法靈活、支持廣泛。目前大多數(shù)ｅｄａ工具幾乎在不同程度上都支持vhdl語(yǔ)言。

２ ｃｐｌｄ外部引腳說(shuō)明

　　該方案中所用的芯片是xilinx公司的cpld 9500系列芯片，其類(lèi)型為xc95108－7 pc84。這種芯片共有84個(gè)外部引腳，其中5個(gè)引腳接地，6個(gè)引腳接電源，4個(gè)引腳用于jtag，剩下的引腳為i／o引腳。根據(jù)eisa總線(xiàn)的信號(hào)特征和信源的要求，該芯片所使用的外部引腳為如圖1所示。

圖1中輸入信號(hào)：

ｄａｔａ＿ｉｎ 15～0 輸入的數(shù)據(jù)信號(hào)

ａｄｄｒｅｓｓ 15～0 輸入的地址信號(hào)

ｒｅｓｅｔ 復(fù)位信號(hào)

ａｅｎ 地址允許信號(hào)

ｃｌｋ 輸入時(shí)鐘信號(hào)

ｉｏｗ ｉ／ｏ寫(xiě)信號(hào)

輸出信號(hào)：

ｉｏ＿ｃｓ 16位ｉ／ｏ片選信號(hào)

ｄａｔａ＿ｏｕｔ 7～0 輸出的數(shù)據(jù)信號(hào)

ｄｅｎ 輸出數(shù)據(jù)使能信號(hào)

ｄｃｌｋ 輸出數(shù)據(jù)時(shí)鐘信號(hào)

3 系統(tǒng)整體設(shè)計(jì)

　　系統(tǒng)啟動(dòng)后，主機(jī)向i／o口發(fā)出地址信號(hào)。aen為低電平時(shí)，系統(tǒng)進(jìn)行地址譯碼。譯碼成功后，產(chǎn)生一使能信號(hào)enable打開(kāi)數(shù)據(jù)暫存單元。數(shù)據(jù)到來(lái)后，數(shù)據(jù)暫存單元將總線(xiàn)上的16位并行數(shù)據(jù)鎖存在暫存器中，同時(shí)產(chǎn)生一允許信號(hào)permit，允許進(jìn)行數(shù)據(jù)格式轉(zhuǎn)換。接下來(lái)系統(tǒng)根據(jù)當(dāng)前所處的狀態(tài)進(jìn)行選擇輸出，完成格式的轉(zhuǎn)換，并產(chǎn)生相應(yīng)的輸出數(shù)據(jù)使能信號(hào)den和輸出數(shù)據(jù)時(shí)鐘信號(hào)dclk。整個(gè)過(guò)程結(jié)束后，將各信號(hào)復(fù)位，開(kāi)始新的轉(zhuǎn)換周期。因此，整個(gè)系統(tǒng)應(yīng)包括五個(gè)邏輯部分：地址譯碼、數(shù)據(jù)暫存、狀態(tài)控制、復(fù)位控制、轉(zhuǎn)換輸出。

3.1 系統(tǒng)的整體框圖

系統(tǒng)的整體框圖如圖2所示。

3.2 系統(tǒng)的工作時(shí)序

　　轉(zhuǎn)換過(guò)程的時(shí)序如圖3所示。

4 vhdl語(yǔ)言描述

4.1 各單元模塊的描述

　　·地址譯碼單元

　　計(jì)算機(jī)與i／o設(shè)備間的正確通信是通過(guò)對(duì)i／o空間的尋址操作來(lái)完成的。每個(gè)i／o端口都分配了一個(gè)地址。在該方案中，將端口的地址設(shè)定為0280h，采用完全譯碼的方式。同時(shí)為了避免dma操作控制總線(xiàn)，設(shè)計(jì)時(shí)讓aen亦參與譯碼，并由時(shí)鐘