Verilog HDL中wor和trior線網(wǎng)
發(fā)布時(shí)間:2008/5/28 0:00:00 訪問次數(shù):1113
線或指如果某個(gè)驅(qū)動(dòng)源為1,那么線網(wǎng)的值也為1。線或和三態(tài)線或(trior)在語法和功能上是一致的。
wor [msb:lsb] art;
trior [max-1: min-1] rdx, sdx, bdx;
如果多個(gè)驅(qū)動(dòng)源驅(qū)動(dòng)這類網(wǎng),網(wǎng)的有效值由下表決定。
wor (或 trior) 0 1 x z
0 0 1 x 0
1 1 1 1 1
x x 1 x x
z 0 1 x z
wor [msb:lsb] art;
trior [max-1: min-1] rdx, sdx, bdx;
如果多個(gè)驅(qū)動(dòng)源驅(qū)動(dòng)這類網(wǎng),網(wǎng)的有效值由下表決定。
wor (或 trior) 0 1 x z
0 0 1 x 0
1 1 1 1 1
x x 1 x x
z 0 1 x z
線或指如果某個(gè)驅(qū)動(dòng)源為1,那么線網(wǎng)的值也為1。線或和三態(tài)線或(trior)在語法和功能上是一致的。
wor [msb:lsb] art;
trior [max-1: min-1] rdx, sdx, bdx;
如果多個(gè)驅(qū)動(dòng)源驅(qū)動(dòng)這類網(wǎng),網(wǎng)的有效值由下表決定。
wor (或 trior) 0 1 x z
0 0 1 x 0
1 1 1 1 1
x x 1 x x
z 0 1 x z
wor [msb:lsb] art;
trior [max-1: min-1] rdx, sdx, bdx;
如果多個(gè)驅(qū)動(dòng)源驅(qū)動(dòng)這類網(wǎng),網(wǎng)的有效值由下表決定。
wor (或 trior) 0 1 x z
0 0 1 x 0
1 1 1 1 1
x x 1 x x
z 0 1 x z
熱門點(diǎn)擊
- Verilog HDL的wire和tri線網(wǎng)
- Verilog HDL 結(jié)構(gòu)建模實(shí)例化語句
- Verilog HDL算術(shù)運(yùn)算符
- Verilog HDL實(shí)例數(shù)組
- 基于FPGA的可編程定時(shí)器/計(jì)數(shù)器8253的
- Verilog HDL數(shù)據(jù)類型
- PLC和PLD的區(qū)別與聯(lián)系
- Verilog HDL移位操作符
- 用CP1306實(shí)現(xiàn)ADPCM編解碼功能
- Verilog HDL條件語句
推薦技術(shù)資料
- 聲道前級設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級不同,EP9307-CRZ這臺分... [詳細(xì)]
- 650V雙向GaNFast氮化鎵功率芯片
- 業(yè)內(nèi)領(lǐng)先8英寸硅基氮化鎵技術(shù)工
- 新一代600V超級接面MOSFET KP38
- KEC 第三代SuperJunction M
- KEC半導(dǎo)體650V碳化硅(SiC)肖特基二
- Arrow Lake U 系列
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究