4.5 數(shù)據(jù)類型
verilog hdl 主要包括兩種數(shù)據(jù)類型
線網(wǎng)類型(net type) 和寄存器類型（reg type ）。
4.5.1 線網(wǎng)類型
1. wire 和 tri 定義
線網(wǎng)類型主要有wire 和tri 兩種。線網(wǎng)類型用于對(duì)結(jié)構(gòu)化器件之間的物理連線的建模。如器件
的管腳，內(nèi)部器件如與門的輸出等。以上面的加法器為例，輸入信號(hào)a，b是由外部器件所驅(qū)動(dòng)，
異或門x1的輸出s1是與異或門x2輸入腳相連的物理連接線，它由異或門x1所驅(qū)動(dòng)。

由于線網(wǎng)類型代表的是物理連接線，因此它不存貯邏輯值。必須由器件所驅(qū)動(dòng)。通常由assign

進(jìn)行賦值。如 assign a = b ^ c；
當(dāng)一個(gè)wire 類型的信號(hào)沒(méi)有被驅(qū)動(dòng)時(shí)，缺省值為z（高阻）。
信號(hào)沒(méi)有定義數(shù)據(jù)類型時(shí)，缺省為 wire 類型。
如上面一位全加器的端口信號(hào) a，b，sum等，沒(méi)有定義類型，故缺省為wire 線網(wǎng)類型。

2. 兩者區(qū)別
tri 主要用于定義三態(tài)的線網(wǎng)。
4.5.2 寄存器類型
2004-08-16 第20頁(yè)，共41頁(yè)
版權(quán)所有，侵權(quán)必究


絕密
verilog hdl 入門教程請(qǐng)輸入文檔編號(hào)

1. 定義
reg 是最常用的寄存器類型，寄存器類型通常用于對(duì)存儲(chǔ)單元的描述，如d型觸發(fā)器、rom
等。存儲(chǔ)器類型的信號(hào)當(dāng)在某種觸發(fā)機(jī)制下分配了一個(gè)值，在分配下一個(gè)值之時(shí)保留原值。但必
須注意的是，reg 類型的變量，不一定是存儲(chǔ)單元，如在always 語(yǔ)句中進(jìn)行描述的必須用reg 類型
的變量。

reg 類型定義語(yǔ)法如下：

reg [msb: lsb] reg1, reg2, . . . r e g n;

msb 和lsb 定義了范圍，并且均為常數(shù)值表達(dá)式。范圍定義是可選的；如果沒(méi)有定義范圍，缺

省值為1 位寄存器。例如：
reg [3:0] sat; // s a t 為4 位寄存器。
reg cnt; //1 位寄存器。
reg [1:32] kisp, pisp, lisp ;

寄存器類型的值可取負(fù)數(shù)，但若該變量用于表達(dá)式的運(yùn)算中，則按無(wú)符號(hào)類型處理，如：

reg a ；

.....

a = -1；

....

則a的二進(jìn)制為　1111，在運(yùn)算中，a總按無(wú)符號(hào)數(shù)15 來(lái)看待。

2. 寄存器類型的存儲(chǔ)單元建模舉例
用寄存器類型來(lái)構(gòu)建兩位的d觸發(fā)器如下：
reg [1：0] dout ；
.....
always@(posedge clk)

dout <= din;
....
用寄存器數(shù)組類型來(lái)建立存儲(chǔ)器的模型，如對(duì)2個(gè)8位的ram建模如下：
reg [7：0] mem[0：1] ；
對(duì)存儲(chǔ)單元的賦值必須一個(gè)個(gè)第賦值，如上2個(gè)8位的ram的賦值必須用兩條賦值語(yǔ)句：
.....
mem[0] = ’ h 55；
mem[1] = ’ haa；
....

3. 書寫規(guī)范建議
對(duì)數(shù)組類型，請(qǐng)按降序方式，如[7：0] ；