5.3 實(shí)例化語句
1. 例化語法
一個模塊能夠在另外一個模塊中被引用，這樣就建立了描述的層次。模塊實(shí)例化語句形式如
下：

module_name instance_name(port_associations) ;

信號端口可以通過位置或名稱關(guān)聯(lián)；但是關(guān)聯(lián)方式不能夠混合使用。端口關(guān)聯(lián)形式如下：
port_expr / / 通過位置。
.portname (port_expr) / / 通過名稱。
例[1]：
....
module and （c，a，b）；

input a，b；
output c；

...
and a1 (t3, a, b ); //實(shí)例化時采用位置關(guān)聯(lián)，t3對應(yīng)輸出端口c，a對應(yīng)a，b對應(yīng)b。
and a2（ //實(shí)例化時采用名字關(guān)聯(lián)，.c是and 器件的端口，其與信號t3相連

.c（t3），
.a（a），
.b（b）

）；

2004-08-16 第29頁，共41頁
版權(quán)所有，侵權(quán)必究

絕密
verilog hdl 入門教程請輸入文檔編號

....

port_expr 可以是以下的任何類型：
1) 標(biāo)識符（reg 或net ）如 .c（t3），t3為wire型標(biāo)識符。
2) 位選擇，如 .c（d[0]），c端口接到d信號的第0bit 位。
3) 部分選擇，如 .bus （din[5：4]）。
4) 上述類型的合并，如 .addr（{ a1，a2[1：0]}。
5) 表達(dá)式（只適用于輸入端口），如 .a （wire zire = 0 ）。

建議：在例化的端口映射中請采用名字關(guān)聯(lián)，這樣，當(dāng)被調(diào)用的模塊管腳改變時不易出錯。

2. 懸空端口的處理
在我們的實(shí)例化中，可能有些管腳沒用到，可在映射中采用空白處理，如：
dff d1 (

.q(qs),
.qbar ( ),
.data (d ) ,
.preset ( ), // 該管腳懸空

.clock (ck)
); //名稱對應(yīng)方式。

對輸入管腳懸空的，則該管腳輸入為高阻 z，輸出管腳被懸空的，該輸出管腳廢棄不用。

3. 不同端口長度的處理
當(dāng)端口和局部端口表達(dá)式的長度不同時，端口通過無符號數(shù)的右對齊或截斷方式進(jìn)行匹配。
例如：

module child (pba, ppy) ;
input [5:0] pba;
output [2:0] ppy;
. . .
endmodule

module top;
wire [1:2] bdl;
wire [2:6] m p r;
child c1 (bdl, mpr) ;

endmodule

2004-08-16 第30頁，共41頁
版權(quán)所有，侵權(quán)必究

絕密
verilog hdl 入門教程請輸入文檔編號

在對child 模塊的實(shí)例中，bdl[2]連接到pba[ 0 ]，bdl[1] 連接到pba[ 1 ] ，余下的輸入端口
pba[5] 、pba[4] 和pba[3] 懸空，因此為高阻態(tài)z 。與之相似，mpr[6]連接到ppy[0]，mpr[5]連接到
ppy[1]，mpr[4] 連接到ppy[2 ] 。參見下圖：

圖8 端口匹配