Verilog HDL 連接運算符
發(fā)布時間:2008/5/28 0:00:00 訪問次數(shù):1409
4.6.6 連接運算符
連接操作是將小表達式合并形成大表達式的操作。形式如下:
{expr1, expr2, . . .,exprn}
實例如下所示:
wire [7:0] dbus;
assign dbus [7:4] = {dbus [0], dbus [1], dbus[2], dbus[ 3 ] } ;
/ /以反轉(zhuǎn)的順序?qū)⒌投? 位賦給高端4 位。
assign dbus = {dbus [3:0], dbus [ 7 : 4 ] } ;
/ /高4 位與低4 位交換。
連接操作是將小表達式合并形成大表達式的操作。形式如下:
{expr1, expr2, . . .,exprn}
實例如下所示:
wire [7:0] dbus;
assign dbus [7:4] = {dbus [0], dbus [1], dbus[2], dbus[ 3 ] } ;
/ /以反轉(zhuǎn)的順序?qū)⒌投? 位賦給高端4 位。
assign dbus = {dbus [3:0], dbus [ 7 : 4 ] } ;
/ /高4 位與低4 位交換。
由于非定長常數(shù)的長度未知, 不允許連接非定長常數(shù)。例如, 下列式子非法:
{dbus,5} / /不允許連接操作非定長常數(shù)。
4.6.6 連接運算符
連接操作是將小表達式合并形成大表達式的操作。形式如下:
{expr1, expr2, . . .,exprn}
實例如下所示:
wire [7:0] dbus;
assign dbus [7:4] = {dbus [0], dbus [1], dbus[2], dbus[ 3 ] } ;
/ /以反轉(zhuǎn)的順序?qū)⒌投? 位賦給高端4 位。
assign dbus = {dbus [3:0], dbus [ 7 : 4 ] } ;
/ /高4 位與低4 位交換。
連接操作是將小表達式合并形成大表達式的操作。形式如下:
{expr1, expr2, . . .,exprn}
實例如下所示:
wire [7:0] dbus;
assign dbus [7:4] = {dbus [0], dbus [1], dbus[2], dbus[ 3 ] } ;
/ /以反轉(zhuǎn)的順序?qū)⒌投? 位賦給高端4 位。
assign dbus = {dbus [3:0], dbus [ 7 : 4 ] } ;
/ /高4 位與低4 位交換。
由于非定長常數(shù)的長度未知, 不允許連接非定長常數(shù)。例如, 下列式子非法:
{dbus,5} / /不允許連接操作非定長常數(shù)。
熱門點擊
- Verilog HDL的wire和tri線網(wǎng)
- Verilog HDL 結(jié)構(gòu)建模實例化語句
- Verilog HDL算術(shù)運算符
- Verilog HDL實例數(shù)組
- 基于FPGA的可編程定時器/計數(shù)器8253的
- Verilog HDL數(shù)據(jù)類型
- PLC和PLD的區(qū)別與聯(lián)系
- Verilog HDL移位操作符
- 用CP1306實現(xiàn)ADPCM編解碼功能
- Verilog HDL條件語句
推薦技術(shù)資料
- 聲道前級設(shè)計特點
- 與通常的Hi-Fi前級不同,EP9307-CRZ這臺分... [詳細]
- AMOLED顯示驅(qū)動芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計
- GB300 超級芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究