Verilog HDL數(shù)字值集合
發(fā)布時(shí)間:2008/5/28 0:00:00 訪問(wèn)次數(shù):1272
4.4 數(shù)字值集合
本小節(jié)介紹verilog hdl 的值的集合和常量(整型、實(shí)型、字符型)和變量等。
4.4.1 值集合
verilog hdl 中規(guī)定了四種基本的值類(lèi)型:
0:邏輯0或“假”;
1:邏輯1或“真”;
x:未知值;
z:高阻。
注意這四種值的解釋都內(nèi)置于語(yǔ)言中。如一個(gè)為z 的值總是意味著高阻抗,一個(gè)為0 的值通常
是指邏輯0 。
在門(mén)的輸入或一個(gè)表達(dá)式中的為“z ”的值通常解釋成“x ”。
此外,x 值和z 值都是不分大小寫(xiě)的,也就是說(shuō),值0x1z 與值0x1z 相同。
verilog hdl 中的常量是由以上這四類(lèi)基本值組成的。
4.4.2 常量
verilog hdl 中有三種常量:
整型、實(shí)型、字符串型。
2004-08-16 第18頁(yè),共41頁(yè)
版權(quán)所有,侵權(quán)必究
絕密
verilog hdl 入門(mén)教程請(qǐng)輸入文檔編號(hào)
下劃線符號(hào)(_)可以隨意用在整數(shù)或?qū)崝?shù)中,它們就數(shù)量本身沒(méi)有意義。它們能用來(lái)提高易
讀性;唯一的限制是下劃線符號(hào)不能用作為首字符。
下面主要介紹整型和字符串型。
1. 整型
整型數(shù)可以按如下兩種方式書(shū)寫(xiě):
1) 簡(jiǎn)單的十進(jìn)制數(shù)格式
2) 基數(shù)格式
a. 簡(jiǎn)單的十進(jìn)制格式
這種形式的整數(shù)定義為帶有一個(gè)可選的“+”(一元)或“-”(一元)操作符的數(shù)字序列。
下面是這種簡(jiǎn)易十進(jìn)制形式整數(shù)的例子。
32 十進(jìn)制數(shù)32
-15 十進(jìn)制數(shù)-15
b. 基數(shù)表示法
這種形式的整數(shù)格式為:
[size ] 'base value
size 定義以位計(jì)的常量的位長(zhǎng);base 為o 或o(表示八進(jìn)制),b 或b(表示二進(jìn)制),d 或d
(表示十進(jìn)制),h 或h (表示十六進(jìn)制)之一;value 是基于base 的值的數(shù)字序列。值x 和z 以及
十六進(jìn)制中的a 到f 不區(qū)分大小寫(xiě)。
下面是一些具體實(shí)例:
5 'o37 5 位八進(jìn)制數(shù)(二進(jìn)制 11111 )
4'd2 4 位十進(jìn)制數(shù)( 二進(jìn)制0011)
4 'b1x_01 4 位二進(jìn)制數(shù)
7'hx 7位x(擴(kuò)展的x), 即xxxxxxx
4 'hz 4 位z(擴(kuò)展的z) , 即zzzz
4'd-4 非法:數(shù)值不能為負(fù)
8 'h 2a 在位長(zhǎng)和字符之間,以及基數(shù)和數(shù)值之間允許出現(xiàn)空格
3' b 001 非法: ` 和基數(shù)b 之間不允許出現(xiàn)空格
(2+3)'b10 非法:位長(zhǎng)不能夠?yàn)楸磉_(dá)式
注意,x (或z )在十六進(jìn)制值中代表4 位x(或z ),在八進(jìn)制中代表3 位x(或z ),在二進(jìn)
制中代表1 位x (或z )。
基數(shù)格式計(jì)數(shù)形式的數(shù)通常為無(wú)符號(hào)數(shù)。這種形式的整型數(shù)的長(zhǎng)度定義是可選的。如果沒(méi)有
定義一個(gè)整數(shù)型的長(zhǎng)度,數(shù)的長(zhǎng)度為相應(yīng)值中定義的位數(shù)。下面是兩個(gè)例子:
'o721 9 位八進(jìn)制數(shù)
'haf 8 位十六進(jìn)制數(shù)
2004-08-16 第19頁(yè),共41頁(yè)
版權(quán)所有,侵權(quán)必究
絕密
verilog hdl 入門(mén)教程請(qǐng)輸入文檔編號(hào)
如果定義的長(zhǎng)度比為常量指定的長(zhǎng)度長(zhǎng),通常在左邊填0 補(bǔ)位。但是如果數(shù)最左邊一位為x 或
z ,就相應(yīng)地用x 或z 在左邊補(bǔ)位。例如:
10'b10 左邊添0 占位, 0000000010
10'bx0x1 左邊添x 占位, x x x x x x x 0 x 1
如果長(zhǎng)度定義得更小,那么最左邊的位相應(yīng)地被截?cái)唷@纾?br>3 ' b1001 _ 0011 與3'b011 相等
5'h0fff 與5'h1f 相等
2. 字符串型
字符串是雙引號(hào)內(nèi)的字符序列。字符串不能分成多行書(shū)寫(xiě)。例如:
"internal error"
" reached->here "
用8 位ascii 值表示的字符可看作是無(wú)符號(hào)整數(shù)。因此字符串是8 位ascii 值的序列。為存儲(chǔ)
字符串“internal error ”,變量需要8 * 1 4 位。
r e g [1: 8*14] message;
. . .
message = "internal error"
4.4 數(shù)字值集合
本小節(jié)介紹verilog hdl 的值的集合和常量(整型、實(shí)型、字符型)和變量等。
4.4.1 值集合
verilog hdl 中規(guī)定了四種基本的值類(lèi)型:
0:邏輯0或“假”;
1:邏輯1或“真”;
x:未知值;
z:高阻。
注意這四種值的解釋都內(nèi)置于語(yǔ)言中。如一個(gè)為z 的值總是意味著高阻抗,一個(gè)為0 的值通常
是指邏輯0 。
在門(mén)的輸入或一個(gè)表達(dá)式中的為“z ”的值通常解釋成“x ”。
此外,x 值和z 值都是不分大小寫(xiě)的,也就是說(shuō),值0x1z 與值0x1z 相同。
verilog hdl 中的常量是由以上這四類(lèi)基本值組成的。
4.4.2 常量
verilog hdl 中有三種常量:
整型、實(shí)型、字符串型。
2004-08-16 第18頁(yè),共41頁(yè)
版權(quán)所有,侵權(quán)必究
絕密
verilog hdl 入門(mén)教程請(qǐng)輸入文檔編號(hào)
下劃線符號(hào)(_)可以隨意用在整數(shù)或?qū)崝?shù)中,它們就數(shù)量本身沒(méi)有意義。它們能用來(lái)提高易
讀性;唯一的限制是下劃線符號(hào)不能用作為首字符。
下面主要介紹整型和字符串型。
1. 整型
整型數(shù)可以按如下兩種方式書(shū)寫(xiě):
1) 簡(jiǎn)單的十進(jìn)制數(shù)格式
2) 基數(shù)格式
a. 簡(jiǎn)單的十進(jìn)制格式
這種形式的整數(shù)定義為帶有一個(gè)可選的“+”(一元)或“-”(一元)操作符的數(shù)字序列。
下面是這種簡(jiǎn)易十進(jìn)制形式整數(shù)的例子。
32 十進(jìn)制數(shù)32
-15 十進(jìn)制數(shù)-15
b. 基數(shù)表示法
這種形式的整數(shù)格式為:
[size ] 'base value
size 定義以位計(jì)的常量的位長(zhǎng);base 為o 或o(表示八進(jìn)制),b 或b(表示二進(jìn)制),d 或d
(表示十進(jìn)制),h 或h (表示十六進(jìn)制)之一;value 是基于base 的值的數(shù)字序列。值x 和z 以及
十六進(jìn)制中的a 到f 不區(qū)分大小寫(xiě)。
下面是一些具體實(shí)例:
5 'o37 5 位八進(jìn)制數(shù)(二進(jìn)制 11111 )
4'd2 4 位十進(jìn)制數(shù)( 二進(jìn)制0011)
4 'b1x_01 4 位二進(jìn)制數(shù)
7'hx 7位x(擴(kuò)展的x), 即xxxxxxx
4 'hz 4 位z(擴(kuò)展的z) , 即zzzz
4'd-4 非法:數(shù)值不能為負(fù)
8 'h 2a 在位長(zhǎng)和字符之間,以及基數(shù)和數(shù)值之間允許出現(xiàn)空格
3' b 001 非法: ` 和基數(shù)b 之間不允許出現(xiàn)空格
(2+3)'b10 非法:位長(zhǎng)不能夠?yàn)楸磉_(dá)式
注意,x (或z )在十六進(jìn)制值中代表4 位x(或z ),在八進(jìn)制中代表3 位x(或z ),在二進(jìn)
制中代表1 位x (或z )。
基數(shù)格式計(jì)數(shù)形式的數(shù)通常為無(wú)符號(hào)數(shù)。這種形式的整型數(shù)的長(zhǎng)度定義是可選的。如果沒(méi)有
定義一個(gè)整數(shù)型的長(zhǎng)度,數(shù)的長(zhǎng)度為相應(yīng)值中定義的位數(shù)。下面是兩個(gè)例子:
'o721 9 位八進(jìn)制數(shù)
'haf 8 位十六進(jìn)制數(shù)
2004-08-16 第19頁(yè),共41頁(yè)
版權(quán)所有,侵權(quán)必究
絕密
verilog hdl 入門(mén)教程請(qǐng)輸入文檔編號(hào)
如果定義的長(zhǎng)度比為常量指定的長(zhǎng)度長(zhǎng),通常在左邊填0 補(bǔ)位。但是如果數(shù)最左邊一位為x 或
z ,就相應(yīng)地用x 或z 在左邊補(bǔ)位。例如:
10'b10 左邊添0 占位, 0000000010
10'bx0x1 左邊添x 占位, x x x x x x x 0 x 1
如果長(zhǎng)度定義得更小,那么最左邊的位相應(yīng)地被截?cái)。例如?br>3 ' b1001 _ 0011 與3'b011 相等
5'h0fff 與5'h1f 相等
2. 字符串型
字符串是雙引號(hào)內(nèi)的字符序列。字符串不能分成多行書(shū)寫(xiě)。例如:
"internal error"
" reached->here "
用8 位ascii 值表示的字符可看作是無(wú)符號(hào)整數(shù)。因此字符串是8 位ascii 值的序列。為存儲(chǔ)
字符串“internal error ”,變量需要8 * 1 4 位。
r e g [1: 8*14] message;
. . .
message = "internal error"
熱門(mén)點(diǎn)擊
- Verilog HDL的wire和tri線網(wǎng)
- Verilog HDL 結(jié)構(gòu)建模實(shí)例化語(yǔ)句
- Verilog HDL算術(shù)運(yùn)算符
- Verilog HDL實(shí)例數(shù)組
- 基于FPGA的可編程定時(shí)器/計(jì)數(shù)器8253的
- Verilog HDL數(shù)據(jù)類(lèi)型
- PLC和PLD的區(qū)別與聯(lián)系
- Verilog HDL移位操作符
- 用CP1306實(shí)現(xiàn)ADPCM編解碼功能
- Verilog HDL條件語(yǔ)句
推薦技術(shù)資料
- 聲道前級(jí)設(shè)計(jì)特點(diǎn)
- 與通常的Hi-Fi前級(jí)不同,EP9307-CRZ這臺(tái)分... [詳細(xì)]
- AMOLED顯示驅(qū)動(dòng)芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計(jì)
- GB300 超級(jí)芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個(gè)最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究