Verilog HDL邏輯運算符
發(fā)布時間:2008/5/28 0:00:00 訪問次數(shù):1130
邏輯運算符有:
&& (邏輯與)
(邏輯或)
!(邏輯非)
用法為:(表達式1) 邏輯運算符(表達式2) ....
這些運算符在邏輯值0(假)或1(真)上操作。邏輯運算的結(jié)果為0 或1 。例如, 假定:
crd = 'b0; //0 為假
dgs = 'b1; //1 為真
那么:
crd && dgs 結(jié)果為0 (假)
crd dgs 結(jié)果為1 (真)
!d g s 結(jié)果為0 (假)
邏輯與(&&)的真值表如下:
表1 邏輯與真值表
2004-08-16 第23頁,共41頁
版權(quán)所有,侵權(quán)必究
絕密
verilog hdl 入門教程請輸入文檔編號
&& 0(假)1(真)x/z(不定)
0(假)0 0 x
1(真)0 1 x
x/z(不定)x x x
邏輯或的真值表如下:
表2 邏輯或真值表
0(假)1(真)x/z(不定)
0 0 1 x
1 1 1 1
x/z (不定)x 1 x
邏輯運算符有:
&& (邏輯與)
(邏輯或)
!(邏輯非)
用法為:(表達式1) 邏輯運算符(表達式2) ....
這些運算符在邏輯值0(假)或1(真)上操作。邏輯運算的結(jié)果為0 或1 。例如, 假定:
crd = 'b0; //0 為假
dgs = 'b1; //1 為真
那么:
crd && dgs 結(jié)果為0 (假)
crd dgs 結(jié)果為1 (真)
!d g s 結(jié)果為0 (假)
邏輯與(&&)的真值表如下:
表1 邏輯與真值表
2004-08-16 第23頁,共41頁
版權(quán)所有,侵權(quán)必究
絕密
verilog hdl 入門教程請輸入文檔編號
&& 0(假)1(真)x/z(不定)
0(假)0 0 x
1(真)0 1 x
x/z(不定)x x x
邏輯或的真值表如下:
表2 邏輯或真值表
0(假)1(真)x/z(不定)
0 0 1 x
1 1 1 1
x/z (不定)x 1 x
熱門點擊
- Verilog HDL的wire和tri線網(wǎng)
- Verilog HDL 結(jié)構(gòu)建模實例化語句
- Verilog HDL算術(shù)運算符
- Verilog HDL實例數(shù)組
- 基于FPGA的可編程定時器/計數(shù)器8253的
- Verilog HDL數(shù)據(jù)類型
- PLC和PLD的區(qū)別與聯(lián)系
- Verilog HDL移位操作符
- 用CP1306實現(xiàn)ADPCM編解碼功能
- Verilog HDL條件語句
推薦技術(shù)資料
- 聲道前級設(shè)計特點
- 與通常的Hi-Fi前級不同,EP9307-CRZ這臺分... [詳細]
- AMOLED顯示驅(qū)動芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計
- GB300 超級芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究