用薄膜轉(zhuǎn)移技術(shù)連接襯底和器件結(jié)構(gòu)

絕緣體上外延硅（soi）是用埋層二氧化硅（buried oxide, box）分隔有源的頂層硅和下層的承載硅片的工程襯底的第一個(gè)例子。它能滿足主流mosfet的性能要求。已經(jīng)有許多文獻(xiàn)全面地論述了soi增強(qiáng)部分耗盡器件和全耗盡器件的性能、減小器件的漏電流和功耗并適用于低壓器件結(jié)構(gòu)的能力。
本文將綜述集成電路產(chǎn)業(yè)需求驅(qū)動(dòng)下襯底工程學(xué)方面的最新發(fā)展，并給出光電子、射頻和高功率管理等其他領(lǐng)域的令人感興趣的復(fù)合襯底的例子。soitec公司的smart cut層轉(zhuǎn)移技術(shù)使得有可能將增強(qiáng)晶體管性能的特性做在襯底中并將器件結(jié)構(gòu)和復(fù)合襯底連接起來。
能夠增強(qiáng)遷移率的襯底
切口旋轉(zhuǎn)45度的soi——標(biāo)準(zhǔn)（100）硅襯底，切口或者定位面沿<110>方向，電流也沿<110>方向流動(dòng)。2002年，renesas的matsumoto等人報(bào)道將轉(zhuǎn)移的層（100）旋轉(zhuǎn)45度可將晶體管方向改變?yōu)檠?amp;lt;100>方向。這樣做對nmosfet的性能沒有什么影響，但是能使長寬溝道的p溝器件的載流子遷移率提高16%，窄溝道p型器件中載流子遷移率提高67%。這是因?yàn)榭昭ㄟw移率沿<100>方向比沿<110>方向受cmos工藝誘生的應(yīng)力的影響小。
混合晶向soi——要進(jìn)一步增強(qiáng)p溝器件，可以在標(biāo)準(zhǔn)的（100）襯底上轉(zhuǎn)移一層（110）硅。2003年ibm的m.yang等人利用這種方法使長溝道的p溝器件中的載流子遷移率增加了70%。但是與上述定位面旋轉(zhuǎn)45度的soi方法相比，用這種方法后，（110）面上的nmosfet中載流子遷移率降低了35%。為了避免這個(gè)問題，他們提出在（110）基體上制作一層（100）層來得到復(fù)合soi襯底，并將nmosfet和pmosfet分別制作在（100）硅層和（110）表面上。
絕緣層上外延應(yīng)變硅——更新的成果顯示，絕緣層上外延應(yīng)變硅（ssoi）和弛豫的絕緣層上外延鍺硅（sgoi）再生長應(yīng)變硅能明顯地改進(jìn)n溝和p溝器件的載流子遷移率和電流驅(qū)動(dòng)能力。改進(jìn)的幅度與鍺硅中產(chǎn)生應(yīng)變的鍺的含量有關(guān)。這一成果最先由mirai的tagaki等人報(bào)道。應(yīng)變對（110）鍺硅表面的影響也使空穴的遷移率明顯增加。而且根據(jù)襯底的結(jié)構(gòu)，p溝和n溝的遷移率都能得到增強(qiáng)。
在完全弛豫的鍺硅（鍺占20%）襯底上生長的應(yīng)變硅薄膜可以達(dá)到1.3-1.5gpa的雙軸應(yīng)力水平。這能使nmosfet的遷移率增加80%并使電流驅(qū)動(dòng)能力增加40%。如果鍺的濃度增加到40%，在p溝器件中也能獲得相同水平的遷移率增長。
ssoi和sgoi的制造工藝相似，有許多步驟和soi工藝流程中的步驟一樣。ssoi和sgoi的襯底都很堅(jiān)固；退火試驗(yàn)顯示采用合適的表面鈍化層后直到1100℃都沒有應(yīng)變弛豫。2004年freescale半導(dǎo)體的sadaka等人發(fā)現(xiàn)45nm sgo in溝器件中遷移率增加了67%，電流驅(qū)動(dòng)能力了增加18%，說明直到45nm也沒有明顯的應(yīng)變弛豫。對soi控制樣品的晶體管和柵氧化層的可靠性研究給出了類似的結(jié)果，并指出下層的鍺硅薄膜不會(huì)產(chǎn)生有害的影響。
應(yīng)變硅soi已經(jīng)吸引了集成電路產(chǎn)業(yè)的注意力。因?yàn)樗染哂袘?yīng)變硅的優(yōu)點(diǎn)又避免了制造含鍺的襯底帶來的限制。圖1是ssoi的制造。在減少n型硅片上的缺陷和smart cut工藝研發(fā)方面的最新進(jìn)展保證了應(yīng)變薄膜厚度從10nm至40nm的ssoi襯底的生產(chǎn)。在產(chǎn)生的不同厚度的ssoi上，都能夠產(chǎn)生應(yīng)變。對絕緣層上40nm厚的應(yīng)變硅層做宏觀拉曼測試（10cm×10cm）顯示整個(gè)硅片的平均應(yīng)變水平為1.55gpa，1σ 均勻性為±0.065gpa。圖2顯示了1100℃退火前后的微觀拉曼測試結(jié)果。
目前，正在研發(fā)應(yīng)變硅薄膜厚至70nm、用于部分耗盡器件結(jié)構(gòu)的ssoi。6月的vlsi技術(shù)討論會(huì)上freescale的thean等人發(fā)表的關(guān)于部分耗盡器件和sram的最新結(jié)果突現(xiàn)了超臨界厚度ssoi襯底在最優(yōu)化nmosfet性能方面的優(yōu)點(diǎn)。這份報(bào)告特別強(qiáng)調(diào)了即使晶體管小至40nm，應(yīng)變硅仍是主流。
圖1. a）雙層轉(zhuǎn)移 和b）鍺硅選擇性去除后ssoi的tem微結(jié)構(gòu)像。

圖2. 在50μm×50μm范圍內(nèi)掃描的紫外微觀拉曼測試（364nm）結(jié)果：a）ssoi完成后，b）氧化并在1100℃退火后。平均應(yīng)變分別為1.20 gpa和1.28gpa。
絕緣體上外延鍺——geoi是增強(qiáng)遷移率的襯底中最新的發(fā)展方向，并在高性能cmos集成電路以及光探測器和太陽能電池方面受人關(guān)注。n型鍺硅片可以是在硅襯底或者鍺體硅片上外延生長鍺層。n型鍺的外延方法可以方便的延伸至300nm，但可能會(huì)有大量的晶體缺陷。因?yàn)榈湫偷臑楣柩邪l(fā)的清洗試劑會(huì)腐蝕鍺表面使它變粗糙，所以制造鍺表面是一項(xiàng)艱巨的任務(wù)。
先進(jìn)的熱導(dǎo)襯底——二氧化硅是熱的不良導(dǎo)體。提高埋層介質(zhì)材料的熱導(dǎo)率能使晶體管自加熱效應(yīng)減弱50%以上，因而能使n溝和p溝的載流子遷移率提高50%以上。
2004年國際soi會(huì)議上cristoloveanu的小組的模擬研究顯示將埋層二氧化硅厚度從200nm減到20nm可以使soi的熱導(dǎo)率增加為原來的3倍。如果用碳代替埋層二氧化硅，可以期望至少4倍的增長。
在射頻和光電子領(lǐng)域中的應(yīng)用
除了微電子，薄膜轉(zhuǎn)移技術(shù)使得為各種應(yīng)用設(shè)計(jì)新型襯底成為可能。一個(gè)例子是雙soi在光學(xué)上的應(yīng)用。這