cadence稱，其日前推出的c-to-silicon compiler高階綜合產(chǎn)品，能夠讓設(shè)計師在創(chuàng)建和復(fù)用系統(tǒng)級芯片ip的過程中，將生產(chǎn)力提高10倍。c-to-silicon compiler中的創(chuàng)新技術(shù)成為溝通系統(tǒng)級模型之間的橋梁，它們通常是用c/c++ 和systemc寫成的，而寄存器傳輸級（rtl）模型通常被用于檢驗(yàn)、實(shí)現(xiàn)和集成soc。這種重要的新功能對于開發(fā)新型soc和系統(tǒng)級ip，特別適用于消費(fèi)電子、無線和有線網(wǎng)絡(luò)市場。

　　c-to-silicon compiler可自動轉(zhuǎn)化和優(yōu)化從c/c++和systemc到可綜合的verilog rtl (包含斷言)所描述的提取行為，進(jìn)行實(shí)現(xiàn)、驗(yàn)證和soc集成，從而使硬件微架構(gòu)的分析自動進(jìn)行。