什么是ibis模型

　　ibis(input/output buffer information specification)模型是一種基于v/i曲線的對i/o buffer快速準(zhǔn)確建模的方法，是反映芯片驅(qū)動(dòng)和接收電氣特性的一種國際標(biāo)準(zhǔn)，它提供一種標(biāo)準(zhǔn)的文件格式來記錄如驅(qū)動(dòng)源輸出阻抗、上升/下降時(shí)間及輸入負(fù)載等參數(shù)，非常適合做振蕩和串?dāng)_等高頻效應(yīng)的計(jì)算與仿真。

　　ibis規(guī)范最初由一個(gè)被稱為ibis開放論壇的工業(yè)組織編寫，這個(gè)組織是由一些eda廠商、計(jì)算機(jī)制造商、半導(dǎo)體廠商和大學(xué)組成的。ibis的版本發(fā)布情況為：1993年4月第一次推出version1.0版，同年6月經(jīng)修改后發(fā)布了version1.1版，1994年6月在san diego 通過了version2.0 版，同年12 月升級為version2.1 版，1995 年12 月其version2.1 版成為ansi/eia-656 標(biāo)準(zhǔn)，1997年6月發(fā)布了version3.0 版，同年9月被接納為iec 62012-1標(biāo)準(zhǔn)，1998 年升級為version3.1版，1999年1月推出了當(dāng)前最新的版本version3.2版。

　　ibis本身只是一種文件格式，它說明在一標(biāo)準(zhǔn)的ibis文件中如何記錄一個(gè)芯片的驅(qū)動(dòng)器和接收器的不同參數(shù)，但并不說明這些被記錄的參數(shù)如何使用，這些參數(shù)需要由使用ibis模型的仿真工具來讀取。欲使用ibis進(jìn)行實(shí)際的仿真，需要先完成以下四件工作：

　　(1)獲取有關(guān)芯片驅(qū)動(dòng)器和接收器的原始信息源；

　　(2)獲取一種將原始數(shù)據(jù)轉(zhuǎn)換為ibis格式的方法；

　　(3)提供用于仿真的可被計(jì)算機(jī)識別的布局布線信息；

　　(4)提供一種能夠讀取ibis和布局布線格式并能夠進(jìn)行分析計(jì)算的軟件工具。

　　ibis是一種簡單直觀的文件格式，很適合用于類似于spice(但不是spice，因?yàn)閕bis文件格式不能直接被spice工具讀取)的電路仿真工具。它提供驅(qū)動(dòng)器和接收器的行為描述，但不泄漏電路內(nèi)部構(gòu)造的知識產(chǎn)權(quán)細(xì)節(jié)。換句話說，銷售商可以用ibis模型來說明它們最新的門級設(shè)計(jì)工作，而不會(huì)給其競爭對手透露過多的產(chǎn)品信息。并且，因?yàn)閕bis是一個(gè)簡單的模型，當(dāng)做簡單的帶負(fù)載仿真時(shí)，比相應(yīng)的全spice三極管級模型仿真要節(jié)省10～15倍的計(jì)算量。

　　ibis提供兩條完整的v－i曲線分別代表驅(qū)動(dòng)器為高電平和低電平狀態(tài)，以及在確定的轉(zhuǎn)換速度下狀態(tài)轉(zhuǎn)換的曲線。v－i曲線的作用在于為ibis提供保護(hù)二極管、ttl圖騰柱驅(qū)動(dòng)源和射極跟隨輸出等非線性效應(yīng)的建模能力。

　　ibis模型的優(yōu)點(diǎn)

　　由上可知，ibis模型的優(yōu)點(diǎn)可以概括為：

　　1、在i/o非線性方面能夠提供準(zhǔn)確的模型，同時(shí)考慮了封裝的寄生參數(shù)與esd結(jié)構(gòu)；

　　2、提供比結(jié)構(gòu)化的方法更快的仿真速度；

　　3、可用于系統(tǒng)板級或多板信號完整性分析仿真�？捎胕bis模型分析的信號完整性問題包括：串?dāng)_、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線分析、拓?fù)浣Y(jié)構(gòu)分析。ibis尤其能夠?qū)Ω咚僬袷幒痛當(dāng)_進(jìn)行準(zhǔn)確精細(xì)的仿真，它可用于檢測最壞情況的上升時(shí)間條件下的信號行為及一些用物理測試無法解決的情況；

　　4、模型可以免費(fèi)從半導(dǎo)體廠商處獲取，用戶無需對模型付額外開銷；

　　5、兼容工業(yè)界廣泛的仿真平臺。

　　spice仿真的備選方法是i/o緩沖器信息指標(biāo)(ibis)。 起初，intel開發(fā)ibis是用來讓用戶訪問精確的io緩沖器模型，而無需冒泄露知識產(chǎn)權(quán)的危險(xiǎn)。ibis指標(biāo)現(xiàn)在由eia/ibis開放論壇維護(hù)，擁有很多來自于ic和eda供應(yīng)商的會(huì)員。

　　ibis模型的核由一個(gè)包含電流、電壓和時(shí)序方面信息的列表組成。 這對于ic供應(yīng)商而言，極具吸引力，因?yàn)閕o內(nèi)部電路被視為黑盒。 未推出電路和工藝方面的晶體管級信息。

　　ibis模型的仿真速度比spice的快很多，而精度只是稍有下降。 非會(huì)聚是spice模型和仿真器的一個(gè)問題，而在ibis仿真中消除了這個(gè)問題。 實(shí)際上，所有的eda供應(yīng)商現(xiàn)在都支持ibis模型，并且它們都很簡便易用。 大多數(shù)器件的ibis模型均可從互聯(lián)網(wǎng)上免費(fèi)獲得。 可以在同一個(gè)板上仿真幾個(gè)不同廠商推出的器件。

　　ibis模型的缺點(diǎn)

　　當(dāng)然，ibis不是完美的，它也存在以下缺點(diǎn)：

　　1、多芯片廠商缺乏對ibis模型的支持。而缺乏ibis模型，ibis工具就無法工作。雖然ibis文件可以手工創(chuàng)建或通過spice模型自動(dòng)轉(zhuǎn)換，但是如果無法從廠家得到最小上升時(shí)間參數(shù)，任何轉(zhuǎn)換工具都無能為力；

　　2、ibis不能理想地處理上升時(shí)間受控的驅(qū)動(dòng)器類型的電路，特別是那些包含復(fù)雜反饋的電路；

　　3、ibis缺乏對地彈噪聲的建模能力。ibis模型2.1版包含了描述不同管腳組合的互感，從這里可以提取一些非常有用的地彈信息。它不工作的原因在于建模方式，當(dāng)輸出由高電平向低電平跳變時(shí)，大的地彈電壓可以改變輸出驅(qū)動(dòng)器的行為。

　　什么是spice模型

　　spice(simulation program with integrated circuit emphasis)。隨著i/o開關(guān)頻率的增加和電壓電平的降低，i/o的準(zhǔn)確模擬仿真成了現(xiàn)代高速數(shù)字系統(tǒng)設(shè)計(jì)中一個(gè)很重要的部分。通過精確仿真i/o緩沖