對(duì)于傳輸?shù)穆曇舾袷揭话惴譃閮煞N：iis總線格式和msb（left）justified格式。msb justified格式與iis格式不同的地方 是它總是當(dāng)iislrck變化時(shí)發(fā)送下一個(gè)字的高位。iis總線格式如圖1所示。

　　iis有4條線：串行數(shù)據(jù)輸入（iisdi）、串行數(shù)據(jù)輸出（iisdo）、左右通道選擇（iislrck）和串行位時(shí)鐘（iisclk）。產(chǎn) 生iislrck和iisclk信號(hào)的設(shè)備稱為主設(shè)備。

　圖1 iis總線格式

　　串行數(shù)據(jù)以2的補(bǔ)碼發(fā)送，首先發(fā)送高位。高位首先發(fā)送是因?yàn)榘l(fā)送方和接收方可以有不同的字長(zhǎng)度。發(fā)送方知道接收方能 處理的位數(shù)是不必要的，同樣，接收方也不需要知道發(fā)送方正發(fā)送多少位的數(shù)據(jù)。當(dāng)系統(tǒng)字長(zhǎng)度大于發(fā)送方的字長(zhǎng)度時(shí)，字 被切斷來(lái)發(fā)送。如果接收方收到比它的字長(zhǎng)度更多的位時(shí)，多的位被忽略；若接收方接收比它字長(zhǎng)度少的位時(shí)，不足的位被 內(nèi)部設(shè)置為0。所以高位有固定的位置，而低位的位置依賴于字長(zhǎng)度。發(fā)送器總是在iislrck變化的下一個(gè)時(shí)鐘周期發(fā)送下一 個(gè)字的高位。

　　發(fā)送器的串行數(shù)據(jù)發(fā)送可以在時(shí)鐘信號(hào)的上升沿或下降沿被同步�？墒谴袛�(shù)據(jù)必須在串行時(shí)鐘信號(hào)的上升沿鎖存進(jìn)接收 器，所以當(dāng)發(fā)送數(shù)據(jù)用上升沿來(lái)同步時(shí)有一些限制。lr通道選擇可以指示當(dāng)前正發(fā)送的通道。iislrck既可以在串行時(shí)鐘的 上升沿變化，也可以在下降沿變化，但不需要同步。在從模式下，這個(gè)信號(hào)在串行時(shí)鐘的上升沿鎖存。iislrck信號(hào)穢‘變 一個(gè)時(shí)鐘周期之后，開(kāi)始發(fā)送高位數(shù)據(jù)，這允許從發(fā)送方可以同步發(fā)送串行數(shù)據(jù)。更進(jìn)一步，它允許接收方存儲(chǔ)先前的字并 準(zhǔn)備接收下一個(gè)字。

　　iis總線模塊結(jié)構(gòu)框圖如圖2所示。

　圖2 iis總線結(jié)構(gòu)框圖

　　由圖2可總結(jié)出iis總線的主要特點(diǎn)如下。

　　·雙分頻器（ipsr）：一個(gè)用于iis設(shè)備的主時(shí)鐘發(fā)生器，另一個(gè)用于外部編解碼芯片時(shí)鐘發(fā)生器。

　　·64字節(jié)的堆棧（fifo）：發(fā)送數(shù)據(jù)時(shí)，數(shù)據(jù)被寫入發(fā)送fifo；接收數(shù)據(jù)時(shí)，數(shù)據(jù)被寫入接收f(shuō)ifo。

　　·iisclk主時(shí)鐘：在主模式下，串行位時(shí)鐘由該發(fā)生器產(chǎn)生。

　　·移位寄存器：發(fā)送模式，并行數(shù)據(jù)通過(guò)該寄存器轉(zhuǎn)化為并行數(shù)據(jù)；接收模式，串行數(shù)據(jù)被轉(zhuǎn)化為并行數(shù)據(jù)接收。

　　歡迎轉(zhuǎn)載，信息來(lái)源維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）