輸出邏輯進(jìn)一步對最終用于控制功率設(shè)＇各的pwm輸出波形進(jìn)行設(shè)置，適當(dāng)?shù)嘏渲胦ptcona／b寄存器，可以設(shè)定pwm的輸出為高電平有效、低電平有效、強(qiáng)制低或強(qiáng)制高。當(dāng)pwm輸出為高電平有效時，它的極性與相關(guān)的非對稱fi寸稱波形發(fā)生器的極性相同。當(dāng)pwm輸出為低電平有效時，它的極性與相關(guān)的非對稱／對稱波形發(fā)生器的極性相反。如果寄存器gptcona／b杷應(yīng)的控制位規(guī)定pwm輸出為強(qiáng)制高（或低）后，pwm輸出就會立即置1（或清零）。

　　總之．在正常的計數(shù)模式下，如果比較已經(jīng)被使能，則通用定時器的pwm輸出就會發(fā)生變化，如表1（連續(xù)增計數(shù)模式）和表2（連續(xù)增／減計數(shù)模式）所列。

　　表1 連續(xù)增計數(shù)模式下的通用

　　表2 連續(xù)增／減計數(shù)模式下的通用

　　基于定時器計數(shù)模式和輸出邏輯的非對稱／對稱波形發(fā)生器同樣適用于比較單元。當(dāng)出現(xiàn)下列情況之一時，所有通用定時器的pwm輸出都被置成高阻狀態(tài)：

　　●軟件將gptcona／beg］清零；

　　●pdpintx引腳被拉低而且沒有屏蔽；

　　●任何一個復(fù)位信號發(fā)生；

　　●軟件將txcon[1]清零。

　　歡迎轉(zhuǎn)載，信息來源維庫電子市場網(wǎng)（www.dzsc.com）