計(jì)算機(jī)基本的任務(wù)之一是算術(shù)運(yùn)算。四則運(yùn)算的加、減j乘、除可以變換為加法運(yùn)算。因此，加法器是算術(shù)運(yùn)算的基本單元。加法器分為半加器和全加器兩類。QP7C1009BL-25DMB    

    半加器與全加器
    (1)半加器
    不考慮低位來的進(jìn)位時(shí)兩個(gè)一位二進(jìn)制數(shù)相加，稱為半加；具有半加功能的電路稱為半加器。半加器有兩個(gè)輸入端，分別為加數(shù)AI和被加數(shù)BI，輸出也是兩個(gè)，分別為和數(shù)S。和高位進(jìn)位其方框圖如圖8 - 26所示。

       從函數(shù)表達(dá)式可畫出邏輯電路如圖8 -27所示。

    (2)全加器
    兩個(gè)本位的數(shù)AI和BI相加時(shí)，若還要考慮從低位來的進(jìn)位位的加法，則稱為全加；實(shí)現(xiàn)全加功能的電路稱為全加器。其框圖如圖8 - 28所示。
    ①列真值表。首先從全加器的功能分析，確定輸入變量有三個(gè)分別為AI，BI，CI-。其中CI-l為低位送來的進(jìn)位位。輸出變量有兩個(gè)，分別為SI，Ci，按二進(jìn)制加法規(guī)則可得出真值表，如表8-8所列。

    ③選定邏輯門，畫出邏輯電路如圖8 -29所示。
    當(dāng)要實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相加時(shí)，可采用四位全加器。其進(jìn)位的方式有兩種：一種是串行進(jìn)位，即每位的進(jìn)位送給下一位的進(jìn)位輸入端；另一種為并行進(jìn)位，即每位的進(jìn)位位由最低位同時(shí)產(chǎn)生，可見串行進(jìn)位中因高位的運(yùn)算要等待低位的運(yùn)算完成之后才能進(jìn)行，因此，速度較慢，但結(jié)構(gòu)簡單。并行進(jìn)位速度提高了，電路結(jié)構(gòu)較為復(fù)雜。