開關功耗是CMOS電路功耗的主要成分，通過減小負載電容、電源電壓、工作頻率以及節(jié)點的開關活動性，能夠降低開關功耗。SER2013-681MLB    

    電源電壓對開關功耗呈二次方關系，因此在改變電路結構的情況下，降低電源電壓就可以取得降低功耗的顯著效果。但是當電源電壓接近閾值電壓時，電路的延遲會顯著增加，漏電流也會迅速增大，為了避免這種情況，一般VDD應不小于2T。
    開關功耗與負載電容成正比，可以通過減小負載電容來優(yōu)化功耗。在CMOS電路中，電容主要由兩部分構成：一部分是器件柵電容和節(jié)點電容，它們和器件工藝有關；另一部分是連線電容。值得注意的是，隨著工藝精度走向深亞微米，布線電容已經(jīng)在寄生電容中占據(jù)主要地位。為了減小電容，在工藝方面要保持器件有盡可能或合理的最小尺寸，物理設計時要減小連線長度。

   在CMOS電路中，通過減少開關活動性也可以降低功耗�？梢栽谶壿嫼徒Y構的抽象層次上來減少開關活動性，如采用門控時鐘技術減小毛刺等。