如今的CPU內(nèi)核要求非常嚴(yán)格的負(fù)載調(diào)整。至少到目前為止，一些主要的CPU制造商都有這種要求。隨著電源電壓的降低，電源電流和時(shí)鐘頻率卻更高了，使得對(duì)于電源的要求急劇提高，特別是對(duì)電源的瞬態(tài)響應(yīng)。日益嚴(yán)格的性能要求使設(shè)計(jì)的難度和成本越來(lái)越高，促使人們重新考慮電源的設(shè)計(jì)。更高的負(fù)載電流和更大負(fù)載瞬變要求帶來(lái)的后果之一，便是在微處理器周?chē)喑鲆黄娙荨皡擦帧�，增加了系統(tǒng)的尺寸和成本。 ACPL-074L-560E    

    最快的開(kāi)關(guān)型穩(wěn)壓器也無(wú)法對(duì)負(fù)載階躍造成的輸出瞬降做出響應(yīng)。以如今CPU的速率，只有完全依靠輸出電容來(lái)應(yīng)付其高速階躍。另外，更為嚴(yán)格的負(fù)載調(diào)整需要更高的環(huán)路增益，而更高增益酌環(huán)路需要更大的輸出電容來(lái)保持穩(wěn)定。由此看來(lái)，某種程度上放松對(duì)于負(fù)載調(diào)整的要求，對(duì)于元件數(shù)量的降低及其他諸多方面都極為有利。
    如圖3. 11所示，典型的DC - DC轉(zhuǎn)換器對(duì)于負(fù)載階躍的響應(yīng)可劃分為5個(gè)基本部分。

    (1)電壓瞬降，幅度等于階躍負(fù)載電流乘以輸出電容等效串聯(lián)電阻(ESR)。
    (2)瞬降之后、DC - DC轉(zhuǎn)換器響應(yīng)之前會(huì)有一段電壓緩降，電容上的電壓隨著電容向負(fù)載供電而跌落。
    (3)電壓恢復(fù)期，電感接通并輸出負(fù)載電流，同時(shí)使輸出電容得到補(bǔ)充。
    (4)負(fù)載撤離引起“ESR上跳”（與電壓瞬降效應(yīng)相反）。
    (5)電壓過(guò)沖，前一個(gè)開(kāi)關(guān)周期儲(chǔ)存于電感的能量（負(fù)載撤離后）被轉(zhuǎn)儲(chǔ)到輸出電容。
    其中，(2)、(3)和(5)可以通過(guò)仔細(xì)的設(shè)計(jì)和正確選擇DC - DC控制器而控制到最小。但瞬態(tài)電壓階躍部分《1)和(4》則無(wú)法消除，除非降低輸出電容的ESR�？焖僬{(diào)節(jié)器能夠在發(fā)生跳變之后更快地將輸出拉回，但也無(wú)法消除跳變本身。即便是最快速的DC - DC轉(zhuǎn)換器（如MAX1711，可以在不足lOOns的時(shí)間內(nèi)響應(yīng)），對(duì)于運(yùn)行于600MHz昀CPU來(lái)說(shuō)也太慢了。