優(yōu)化設(shè)計(jì)是針對一定的要求而進(jìn)行的，最佳參數(shù)VC8563S的確定與確保產(chǎn)品性能、可靠性相結(jié)合。在應(yīng)用該設(shè)計(jì)技術(shù)時(shí)，應(yīng)對各種設(shè)計(jì)參數(shù)進(jìn)行全面的分析與綜合平衡，據(jù)此選定最優(yōu)的可靠性設(shè)計(jì)方案。
    優(yōu)化設(shè)計(jì)主要利用正交試驗(yàn)方法對設(shè)計(jì)產(chǎn)品的參數(shù)和工藝進(jìn)行優(yōu)化，如前面所述的參數(shù)設(shè)計(jì)就采用了正變試驗(yàn)這種優(yōu)化設(shè)計(jì)技術(shù)。
    超高速專用集成電路的工作速度和功耗之間是矛盾的，為了提高電路的性能和可靠性，就必須尋求最佳設(shè)計(jì)方案，達(dá)到超高速低功耗的目的。

             
    為實(shí)現(xiàn)最佳的電路特性和高可靠性，在電路設(shè)計(jì)中，需要考慮影響電路工作速度的邏輯方式、電路單元結(jié)構(gòu)、功耗電流、制作工藝四個主要因素。每個因素考慮三個位級進(jìn)行優(yōu)化設(shè)計(jì)(表1. 30)。
    對于這四種因素、三個位級的情況可采用L。(34)正交表試驗(yàn)進(jìn)行優(yōu)化設(shè)計(jì)。通過Spice電路模擬分析，選取最佳的電路設(shè)計(jì)方案（見表1.31）。從表1.31可看出，方案9（其因素為c、c、c、c）的效果最好，電路的最高頻率可達(dá)1630MHz;方案7(a、c、a、c)效果次之，電路的最高頻率可達(dá)1550MHz；而方案2效果最差，電路的最高頻率僅為1190MHz。雖然方案9的效果最好，但制作工藝采用等平面S隔離工藝難度較大，成品率低；而效果次之的方案7，采用的是較為成熟的pn結(jié)隔離技術(shù)，功電流為30mA，成品率高，而最高頻率也能達(dá)到1550MHz，能滿足設(shè)計(jì)要求。綜合考慮權(quán)衡各種因素后，在設(shè)計(jì)中選取了方案7的條件進(jìn)行優(yōu)化設(shè)計(jì)。