消除寄生效應(yīng)的版圖設(shè)計(jì)技術(shù)
發(fā)布時(shí)間:2012/4/21 20:05:39 訪問次數(shù):2249
影響CMOS電路可靠性的重要MT1430因素是閉鎖效應(yīng),即可控硅效應(yīng)。目前消除閉鎖效應(yīng)的方法有采用截止環(huán)、外延和埋層外延結(jié)構(gòu)、介質(zhì)隔離結(jié)構(gòu)和偽收集極等。
圖2. 10是具有截止環(huán)的CMOS結(jié)構(gòu)。P阱的邊緣和每個(gè)N管的四周都用P+環(huán)包圍。P阱四周的P+環(huán)必須與地或負(fù)電源相連。N+環(huán)必然與襯底和正電源相連。因此,N+環(huán)是電路中的最高電位,P+環(huán)為最低電位,這樣硅片體內(nèi)的電場(chǎng)主要集中在N+環(huán)與P+環(huán)之間。采用截止環(huán)結(jié)構(gòu),首先防止了場(chǎng)反型,同時(shí)使可控硅電阻大大減小,抑制了閉鎖效應(yīng)。
圖2. 11是埋層外延結(jié)構(gòu)的示意圖。在N型襯底上外延N層,外延前在P阱下面位置擴(kuò)P+埋層,P阱和P+埋層接通。這種埋層外延結(jié)構(gòu),比單純的外延結(jié)構(gòu)抗閉鎖的效果更佳。一般用于低的開關(guān)導(dǎo)通電阻,大導(dǎo)通電流的模擬開關(guān)電路。
影響CMOS電路可靠性的重要MT1430因素是閉鎖效應(yīng),即可控硅效應(yīng)。目前消除閉鎖效應(yīng)的方法有采用截止環(huán)、外延和埋層外延結(jié)構(gòu)、介質(zhì)隔離結(jié)構(gòu)和偽收集極等。
圖2. 10是具有截止環(huán)的CMOS結(jié)構(gòu)。P阱的邊緣和每個(gè)N管的四周都用P+環(huán)包圍。P阱四周的P+環(huán)必須與地或負(fù)電源相連。N+環(huán)必然與襯底和正電源相連。因此,N+環(huán)是電路中的最高電位,P+環(huán)為最低電位,這樣硅片體內(nèi)的電場(chǎng)主要集中在N+環(huán)與P+環(huán)之間。采用截止環(huán)結(jié)構(gòu),首先防止了場(chǎng)反型,同時(shí)使可控硅電阻大大減小,抑制了閉鎖效應(yīng)。
圖2. 11是埋層外延結(jié)構(gòu)的示意圖。在N型襯底上外延N層,外延前在P阱下面位置擴(kuò)P+埋層,P阱和P+埋層接通。這種埋層外延結(jié)構(gòu),比單純的外延結(jié)構(gòu)抗閉鎖的效果更佳。一般用于低的開關(guān)導(dǎo)通電阻,大導(dǎo)通電流的模擬開關(guān)電路。
熱門點(diǎn)擊
- GAFT和TopDisc
- DSWare
- 功率控制技術(shù)
- 產(chǎn)品的質(zhì)量保證等級(jí)
- ZigBee協(xié)議棧
- 引線鍵合失效
- 無線傳感器網(wǎng)絡(luò)安全防護(hù)技術(shù)
- 無線傳感器網(wǎng)絡(luò)安全問題概述
- 焊接方法
- BiMOS集成電路
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺(tái)儀器中同時(shí)實(shí)現(xiàn)時(shí)域和頻域分析,DS... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究