影響CMOS電路可靠性的重要MT1430因素是閉鎖效應(yīng)，即可控硅效應(yīng)。目前消除閉鎖效應(yīng)的方法有采用截止環(huán)、外延和埋層外延結(jié)構(gòu)、介質(zhì)隔離結(jié)構(gòu)和偽收集極等。
    圖2. 10是具有截止環(huán)的CMOS結(jié)構(gòu)。P阱的邊緣和每個N管的四周都用P+環(huán)包圍。P阱四周的P+環(huán)必須與地或負電源相連。N+環(huán)必然與襯底和正電源相連。因此，N+環(huán)是電路中的最高電位，P+環(huán)為最低電位，這樣硅片體內(nèi)的電場主要集中在N+環(huán)與P+環(huán)之間。采用截止環(huán)結(jié)構(gòu)，首先防止了場反型，同時使可控硅電阻大大減小，抑制了閉鎖效應(yīng)。

            
    圖2. 11是埋層外延結(jié)構(gòu)的示意圖。在N型襯底上外延N層，外延前在P阱下面位置擴P+埋層，P阱和P+埋層接通。這種埋層外延結(jié)構(gòu)，比單純的外延結(jié)構(gòu)抗閉鎖的效果更佳。一般用于低的開關(guān)導(dǎo)通電阻，大導(dǎo)通電流的模擬開關(guān)電路。