為了實現(xiàn)較好的ESD保護(大于2000V HBM)，需要OB2263采用較大尺寸的多指型ggNMOS管。但是，由于電流開啟和通過指型結(jié)構(gòu)的電流分布是非均勻的，在ESD性能和NMOS指型的個數(shù)之間很難達到線性關(guān)系。在前述的圖2.24中，如果觸發(fā)電壓(VT1)比二級擊穿電壓高(VT2)高，第一級指型先打開，泄放所有的ESD電流，在其他指型結(jié)構(gòu)打之前，第一級指型結(jié)構(gòu)已被燒毀。所以設(shè)計時應(yīng)該保證VT1比VT2小，其實現(xiàn)方式是在每一個指型的漏端插入一個壓艙電阻，或者使用柵耦合的NMOS(gcNMOS)結(jié)構(gòu)以減少VT1如圖2.31所示。從理論上講，耦合電容抬高了NMOS管的柵電壓VG，從而推進了襯底電流，接著加速了橫向NPN VBE上電壓的積累，從而減少了它的VT1需要進行仔細設(shè)計，以選擇合適的C和R的值，以避免NMOS柵氧化層的過應(yīng)力。

             
   
    從概念上講，前面所述的圖中表示的SCR可以用做輸入管腳。圖2.32(a)給出了一種低V．，的SCR(LVSCR)結(jié)構(gòu)，在圖中通過N阱邊緣插入懸浮的N+層，以減少它的雪崩擊穿電壓，從而形成了較低的VT1(～20V)。圖2.33(b給出了一個更低VT1的SCR結(jié)構(gòu)。圖中g(shù)gNMOS放置在N阱的邊界，將V。，進一步減少到10～15V。由于它的電流處理能力由橫向NPN和縱向PNP決定，在版圖中，等效NPN的基區(qū)寬度(Ll)是～個非常重要的設(shè)計參數(shù)。由于陰極處P+/N+的間距影響到RSUB，所以它對VT1也有較大的影響，在設(shè)計時應(yīng)該充分地考慮。