過去由于在失效模擬和CAD工具FS9721-LP3方面的困難，ESD保護(hù)設(shè)計(jì)傳統(tǒng)上一直沿用著實(shí)驗(yàn)一改進(jìn)的方法。到目前為止，基于經(jīng)驗(yàn)的設(shè)計(jì)方法仍然起著主導(dǎo)作用。但人們?cè)絹碓蕉嗟刈⒁獾交谀M的ESD設(shè)計(jì)技術(shù)，ESD模擬技術(shù)可以分為器件和電路級(jí)模擬。ESD設(shè)計(jì)預(yù)測(cè)要求在器件物理級(jí)進(jìn)行數(shù)僮模擬，以描述電熱性能。許多研究者在這一方面已經(jīng)做了很多努力。一般的IC設(shè)計(jì)師更偏愛電路級(jí)的ESD模擬，將ESD設(shè)計(jì)融進(jìn)整個(gè)芯片設(shè)計(jì)中。然而，由于多數(shù)先進(jìn)的ESD結(jié)構(gòu)基于非-SPICE兼容的snapback特性，而精確的高電流ESD器件模型仍然沒有實(shí)用化。所以IC設(shè)計(jì)師使用電路級(jí)模擬器還不能進(jìn)行成功地模擬。采用熱一電模擬網(wǎng)絡(luò)模型和snapback器件模型已經(jīng)開發(fā)了幾個(gè)電一熱ESD模擬器，用于電路級(jí)的模擬。但是，這些模擬器太粗糙，設(shè)計(jì)師利用局部的平行六面體熱源進(jìn)行ESD模擬很難精確找出在ESD應(yīng)力下的局部熱區(qū)域，至少是在實(shí)際的設(shè)計(jì)中如此。最近報(bào)道了一種混合模式以混合模式TCAD為基礎(chǔ)的ESD設(shè)計(jì)模擬方法，包含了在模擬中的多級(jí)耦合效應(yīng)，即考慮了工藝一器件一電路一電一熱綜

合效應(yīng)。其思想是通過工藝模擬來形成ESD結(jié)構(gòu)，用器件模擬評(píng)價(jià)各自的ESD結(jié)構(gòu)，用混合的器件一電路級(jí)模擬器模擬在實(shí)際瞬態(tài)ESD應(yīng)力下的ESD電路性能。從設(shè)計(jì)的角度出發(fā)，設(shè)計(jì)師應(yīng)該定義臨界的I-V特性參數(shù)，如觸發(fā)點(diǎn),觸發(fā)時(shí)間(tl)，保持點(diǎn)（砜，Ih）和失效閾值,其目的是在進(jìn)行投片以前預(yù)測(cè)ESD性能。為了進(jìn)行ESD設(shè)計(jì)預(yù)測(cè)，在ESD模擬時(shí)，矯正是重要一環(huán)，其重要程度不亞于典型的模擬過程。不論采用同一種工藝還是不同種工藝，對(duì)于每一個(gè)新的設(shè)計(jì)都必須進(jìn)行仔細(xì)的矯正。通常被設(shè)計(jì)師所忽略的理由是，在感覺上ESD保護(hù)緒構(gòu)實(shí)際上是定制設(shè)計(jì)的，而ESD保護(hù)電路通常對(duì)結(jié)構(gòu)、版圖、電路、工藝、應(yīng)用都是很敏感的。其關(guān)鍵點(diǎn)是，ESD保護(hù)電路不是普適的。在許多實(shí)際的ESD設(shè)計(jì)中已經(jīng)成功地應(yīng)用了新的ESD模擬方法。例如，圖2.44給出了一個(gè)多指型NMOS ESD結(jié)構(gòu)的瞬態(tài)ESD模擬結(jié)果，模擬結(jié)果幫助實(shí)現(xiàn)了Vtl由ggNMOS到gcNMOS的減小，以實(shí)現(xiàn)Vtl<t2，所以實(shí)現(xiàn)了指型結(jié)構(gòu)的均勻開啟。圖2. 45是另外一個(gè)設(shè)計(jì)例子。通過插入一個(gè)促進(jìn)觸發(fā)的子電路，使雙向ESD結(jié)構(gòu)的V。，減少到9V�；旌夏Ｊ降腅SD模擬在這些設(shè)計(jì)中起著關(guān)鍵的作用。需要再次說明的是，為了使ESD模擬達(dá)到設(shè)計(jì)預(yù)測(cè)值，矯正是非常重要的。