pPNP×pNPN>l是引起CMOS電路中寄LP3972SQ-A514生晶閘管觸發(fā)的基本條件。在加工工藝和版圖設計中可以采取如下的措施來降低寄生雙極管的pPNP和pNPN：
    ①N阱或P阱要保證有足夠的深度。在數(shù)字CMOS電路中阱不能按比例縮小，阱深仍然要保持在3～4Ym，亞微米電路也要保證在2～3pm。阱深越深越好，有利于抑制晶閘管效應。
    ②BiCMOS電路中，對于N阱，BiCMOS電路N阱底下要加有N埋；對于P阱BiCMOS電路中P管區(qū)底下要加有N埋，P阱底下加有P埋。

               
    ③為了降詆橫向雙極管的pPN，（或pNPN）值，P阱CMOS中PMOS管源漏P+離P阱邊緣的間距，以及N阱CMOS中NMOS管源漏N+離N阱邊緣的間距要盡可能遠些。表2.8給出了幾種電路寄生橫向雙極管的間距（即基區(qū)寬度）。

    ④因輸出級驅(qū)動電流較大，故輸出級的PMOS和NMOS管通常都一定要設法設計在壓焊塊的兩側(cè)，拉大寄生橫向雙極管的距離。