圖2. 26給出了柵接地NMOS( ggNMOS) ESD保護(hù)結(jié)構(gòu)。圖中漏UC3843端連接到IlO PAD，而柵接地。當(dāng)在I/O端出現(xiàn)正ESD脈沖時，漏/P阱結(jié)處于反偏，直到發(fā)生擊穿為止。所產(chǎn)生的空穴電流通過B端流到地端，由于B、S端是短接的，所以使BlS結(jié)電壓增加，最終使寄生的橫向NPN打開，形成低阻通道泄放ESD電流，所以保護(hù)集成電路免受ESD損傷。對于負(fù)ESD瞬態(tài)，寄生的二極管泄放靜電電荷。ggNMOS保護(hù)的優(yōu)點(diǎn)是具有有效的保護(hù)機(jī)理，通過物理設(shè)計可以優(yōu)化。主要缺點(diǎn)包括SPICE不兼容的snapback FV特性，保持點(diǎn)較高，面積利用率低、固有寄生效應(yīng)等。通常需要采用多指型結(jié)構(gòu)以實現(xiàn)更好的ESD牲能。但是，由于各指型是非均勻打開的，所以ESD性能在通常情況下不與指型的個數(shù)成正比。在每一個指型插入壓艙電阻(Ballasting resistor)或使用柵耦合的NMOS結(jié)構(gòu)可以證實以上問題。由于寄生的橫向NPN管具有較低的增益，所以NMOS ESD結(jié)構(gòu)的面積利用率較低。也可以采用場NMOS管作為保護(hù)器件。