圖10.16是提高誤差放大SW-277TR器的增益，使得殘留波紋進一步減少的電源電路。當增大誤差放大器的增益時，增益變大的份量全部變成負反饋，能夠?qū)⑤敵鲭妷旱牟�紋成分減少同樣份量的值。

    在圖10.5所示的電路中，誤差放大器使用的共發(fā)射極放大電路的負載上使用電阻（圖10.5的R1），但在圖10. 16的電路中，共發(fā)射極電路的負載是使用JFET(結(jié)型FET)的穩(wěn)流電路。由于穩(wěn)流電路的內(nèi)部電阻幾乎是無限大，故該共發(fā)射極電路的增益非常大。
    如圖10.17所示，當JFET的柵極與源極相連接時，可以作為穩(wěn)流源來使用。此時的穩(wěn)流源的設定電流就是JFET的漏飽和電流IDSS本身。
    所謂JFET的IDSS，就是在漏一源之間流動的最大電流（是不損壞器件為限界，在JFET中不能流過IDSS以上的電流）。
    通常，JFET是根據(jù)IDSS的大小來進行分檔的（即使是同一品種，JFET的IDSS也有很大的分散性，所以可進行分檔），選擇與穩(wěn)流源設定電流值相等的IDSS的JFET即可。

   除了選擇JFET之外，圖10.16電路的設計方法均與圖10.5完全相同(除了JFET之外，圖10.16(a)電路其余的常數(shù)均與圖10.5相同）。