由于差動(dòng)輸入部分FET的漏MSP430F169IPMR極一源極間電壓出現(xiàn)了大的差值（柵極接地部分使用的兩個(gè)FET的VGS差值原封不動(dòng)地變成差動(dòng)輸入部分漏極一源極間電壓的差值），差動(dòng)輸入部分的輸入電容Ci。。出現(xiàn)了大的差值，在高頻范圍CMRR（共態(tài)抑制比，表征能夠在多大程度上排除加到兩個(gè)輸入端上的同一信號(hào)成分的特性）將變壞。
    當(dāng)然，如圖6.19所示，使用晶體管的基極接地也能夠使差動(dòng)放大電路柵一陰放大連接自舉化。不過(guò)所說(shuō)明的那樣，偏置電路將變得復(fù)雜化。
    電路中，為了提高電路的輸入阻抗，采用JFET的差動(dòng)放大電路。而使用JFET能夠使晶體管的差動(dòng)放大電路柵一陰放大連接自舉化。
    圖6.20是一例晶體管差動(dòng)放大電路的柵一陰放大連接自舉化。這種場(chǎng)合柵極接地使用的JFET如果是單片雙FET器件會(huì)更好些。