圖4.17的電路中將源極跟隨器的TC4066BP源極電阻置換成了恒流電路（叫做恒流負載）。
    圖4.1所示的電路中，使用電阻負載(R。)的源極跟隨器像照片4.7那樣受到空載電流的制約，當(dāng)負載重時輸出波形的負半周被限幅。如圖4.6所示，認為這個限幅的電壓值就是源極電阻與負載并聯(lián)接續(xù)時的電壓降。
    圖4.17的電路在源極采用了恒流電路，所以可以認為源極電阻是無窮大（恒流電路的阻抗為無窮大），因此源極電阻與負載的并聯(lián)值就是負載值。就是說，如果空載電流是相同的，那么恒流負載源極跟隨器的輸出電壓可以大于電阻負載源極跟隨器的輸出電壓。
    在設(shè)計電阻負載源極跟隨器時，是從FET的傳輸特性中求得VGS，計算源極電阻。但是在圖4.17的電路中，恒流負載是利用JFET的IDSS的恒流電路，所以確定源極電流的設(shè)定值時，只要選擇其IDSS與設(shè)定的恒流電路的源極電流相等的JFET就可似了。
    因此，即使不知道這個電路中Tr．的VG。值也能夠進行設(shè)計。但是必須確認VGS為多大時才能夠工作。圖4.17的電路中，根據(jù)Tr．、Tr2的IDSS的分散性，取值范圍應(yīng)該為-1～-0.1V(根據(jù)2SK371BL，V的傳輸特性)。
    在設(shè)計上應(yīng)該注意的是對于Tr。的FET來說，要選擇其IDSS比Tri小的型號或者IDSS檔次。其目的是源極跟隨器工作時JFET的源極電流設(shè)定值低于IDSS。

              
    在這個電路中，Tr．采用IDss一8～30mA的2SK371BL，V（東芝），Trz采用IDSS=2.6～6.5mA的2SK330GR。
    Tri的柵極偏置電路采用正負二電源(±5V)，將柵極電位設(shè)定為OV(GND電平)，所以只需要一個lMfl的電阻。
    如果恒流電路使用JFET，由于源極電流的設(shè)定值就是恒流電路中JFET的IDSS，所以分散范圍比較大(在圖4.17中為2.6～6.5mA)。
    如果希望準(zhǔn)確地設(shè)定源極電流，電路就變得稍微復(fù)雜。不過可以使用圖4.18所示的晶體管恒流電路。在這種場合由于Tr．也采用JFET，所以恒流電路的設(shè)定電流（-Tr1的源極電流）必須設(shè)定為低于Tri的IDSS值。