1．用  途
    自動(dòng)控制電路。
    2．原  理
    當(dāng)用兩個(gè)光耦去隔離連接在I2C總線上的兩個(gè)設(shè)備時(shí)，74HCT125N對(duì)第一個(gè)光耦沒有問題，它能夠簡單地將SCL和SDA相關(guān)的低電平(邏輯“O”)進(jìn)行轉(zhuǎn)換。對(duì)于第二個(gè)光耦，它以第一個(gè)光耦的輸出作為輸入，同樣也會(huì)輸出邏輯“O”，與第一個(gè)輸出的相同，這樣就造成了一個(gè)輸出“0”的無限循環(huán)。
    這個(gè)問題可以這樣解決：設(shè)計(jì)一個(gè)通過光耦不返回邏輯“O”的I2C總線連接器，電路如圖4.18所示。例如，當(dāng)光耦I(lǐng)C2接收到邏輯“0”時(shí)，通過IC1。使IC2的11腳為低電平，從而封鎖IC6d，所以邏輯“O”不會(huì)再重新回到I2C總線。而當(dāng)邏輯“O”從T2端輸出I2C總線時(shí)，這時(shí)IC。沒有被禁用，因而通過光耦I(lǐng)C，傳遞到總線連接器的左邊。
    還有另外一個(gè)問題：邏輯“O”能夠通過光耦I(lǐng)C2快速傳遞給T2，到目前還不是問題，但是有時(shí)I2C總線可能會(huì)返回邏輯“1”，T2需要大約2tL/ S的時(shí)間才會(huì)完全截止，即需要幾微秒時(shí)間總線才被拉起來置為“l(fā)”，在這段時(shí)間I2C總線應(yīng)為邏輯“1”，而將邏輯“0”從右到左通過光耦I(lǐng)C．傳遞是不對(duì)的，這會(huì)導(dǎo)致振瘍，可以通過將返回的光耦I(lǐng)C2的使能信號(hào)延遲實(shí)現(xiàn)。延遲網(wǎng)絡(luò)由R1、D2和C。組成。

          

    當(dāng)系統(tǒng)的I2C總線負(fù)載較重時(shí)，該總線連接器可能仍然能夠產(chǎn)生振蕩，這時(shí)可以稍微增大R，的電阻值直到振蕩消失。系統(tǒng)會(huì)因?yàn)镽，、C4的延時(shí)而減慢�？梢钥紤]使用MOSFET(例如，BS170)來取代T，～T4，這樣做會(huì)減少傳播延遲大約22Us，4.7k\Q,的電阻用電纜取代，如果問題仍然存在，試著降低SCL信號(hào)的速度。使用低速光耦（如TI。I。111、TI_I.3 11CNY17-2等）電路的傳遞速度低于30kHz。使用高速光耦（如6 N137）電路的傳遞速度可達(dá)loOkHz。
    該雙向總線連接器使用5V的電源電壓，大約5mA的電流消耗。