三態(tài)門
發(fā)布時間:2013/9/27 21:39:49 訪問次數(shù):3249
三態(tài)門。三態(tài)門又稱3S門或TS門,MT28F320J3RP-11MET它有三種輸出狀態(tài),分別是高電平、低電平、高阻態(tài)。其中,第三種狀態(tài)下,輸出端楣當于開路。圖4-8中EN為控制端(或稱使能端)。圖4-8 (a)中,當EN =1時,電路滿足F=AB;當EN =0時,電路處F于高阻狀態(tài)。圖4-8 (b)中,當EN =0時,電路滿足F= AB;當EN=1時,電路處于高阻狀態(tài)。由于是低電平有效,控制端用EN表示。
利用三態(tài)門,可以做到在同一條傳輸線上分時傳遞幾個門電路的信號,如圖4-9所示。該電路工作時,各個門電路的控制端輪流處于有效的狀態(tài),而且僅有一個處于有效的狀態(tài),這樣就將各個門的輸出信號輪流送到傳輸線上而互不干擾。
門電路有兩大系列,其中54系列為滿足軍用要求而設計,工作溫度范圍為- 50~125℃,供電電壓范圍為4.5~5. 5V;74系列為滿足民用要求而設 圖4-9利用三態(tài)門傳遞信號計,工作溫度范圍為0—70℃,供電電壓范圍為4.75~5.25V。
注意事項。使用ITL門電路的注意事項有:
1)對電源與地的要求。TTL集成電路電源電壓應滿足SV +0. SV,電源接通瞬間及電路工作狀態(tài)高速轉(zhuǎn)換時,電源電流都會出現(xiàn)瞬態(tài)尖峰值,稱為尖峰電流或浪涌電流,幅度可達4—5MA。該電流在電源線與地線上產(chǎn)生的壓降將引起噪聲干擾。因此,在TTL集成電路電源和地之間接0.OIVF的高頻濾波電容,在電源輸入端接20~50卜LF的低頻濾波電容,能夠有效地消除電源線的噪聲干擾。同時,為了保證系統(tǒng)的正常工作,必須保證TTL電路具有良好的接地。
2)屯路外引線端的連接!電+不SV將電源和地SV,否則將燒毀集成電+5V各輸入端不能直接與高于+5.5V和低于一0.5V的低內(nèi)阻電源連接,因為低阻電源會產(chǎn)生較大電流而燒壞電路;輸出端不能直接接地或直接接+5V電源,否則將導致器件損壞;除集電極開路門和三態(tài)門以外,輸出端不允許并聯(lián)使用,否則將損壞集成電路;當輸出端接容性負載時,從斷開到接通瞬間會有很大的沖擊電流TTL輸出管,導致輸出管損壞。應用時,在輸出端串接一個限流電阻。
3)多余輸入端的處理。與門、與非門TTL電路多余輸入端可以懸空,但這樣處理容易受到外界干擾而使電路產(chǎn)生錯誤動作,或門、或非門的多輸入端不能懸空。所以對門電路的多余輸入端接地以直接獲得低電平輸入(或門、或非門),或通過一定阻值的電阻接電源ucc以獲得高電平輸入‘與門、與非門’,同時也可以將多余輸入端并聯(lián)使用的方法,但這樣對信號驅(qū)動電流的要求會相應增加。
三態(tài)門。三態(tài)門又稱3S門或TS門,MT28F320J3RP-11MET它有三種輸出狀態(tài),分別是高電平、低電平、高阻態(tài)。其中,第三種狀態(tài)下,輸出端楣當于開路。圖4-8中EN為控制端(或稱使能端)。圖4-8 (a)中,當EN =1時,電路滿足F=AB;當EN =0時,電路處F于高阻狀態(tài)。圖4-8 (b)中,當EN =0時,電路滿足F= AB;當EN=1時,電路處于高阻狀態(tài)。由于是低電平有效,控制端用EN表示。
利用三態(tài)門,可以做到在同一條傳輸線上分時傳遞幾個門電路的信號,如圖4-9所示。該電路工作時,各個門電路的控制端輪流處于有效的狀態(tài),而且僅有一個處于有效的狀態(tài),這樣就將各個門的輸出信號輪流送到傳輸線上而互不干擾。
門電路有兩大系列,其中54系列為滿足軍用要求而設計,工作溫度范圍為- 50~125℃,供電電壓范圍為4.5~5. 5V;74系列為滿足民用要求而設 圖4-9利用三態(tài)門傳遞信號計,工作溫度范圍為0—70℃,供電電壓范圍為4.75~5.25V。
注意事項。使用ITL門電路的注意事項有:
1)對電源與地的要求。TTL集成電路電源電壓應滿足SV +0. SV,電源接通瞬間及電路工作狀態(tài)高速轉(zhuǎn)換時,電源電流都會出現(xiàn)瞬態(tài)尖峰值,稱為尖峰電流或浪涌電流,幅度可達4—5MA。該電流在電源線與地線上產(chǎn)生的壓降將引起噪聲干擾。因此,在TTL集成電路電源和地之間接0.OIVF的高頻濾波電容,在電源輸入端接20~50卜LF的低頻濾波電容,能夠有效地消除電源線的噪聲干擾。同時,為了保證系統(tǒng)的正常工作,必須保證TTL電路具有良好的接地。
2)屯路外引線端的連接。’丌L電+不SV將電源和地SV,否則將燒毀集成電+5V各輸入端不能直接與高于+5.5V和低于一0.5V的低內(nèi)阻電源連接,因為低阻電源會產(chǎn)生較大電流而燒壞電路;輸出端不能直接接地或直接接+5V電源,否則將導致器件損壞;除集電極開路門和三態(tài)門以外,輸出端不允許并聯(lián)使用,否則將損壞集成電路;當輸出端接容性負載時,從斷開到接通瞬間會有很大的沖擊電流TTL輸出管,導致輸出管損壞。應用時,在輸出端串接一個限流電阻。
3)多余輸入端的處理。與門、與非門TTL電路多余輸入端可以懸空,但這樣處理容易受到外界干擾而使電路產(chǎn)生錯誤動作,或門、或非門的多輸入端不能懸空。所以對門電路的多余輸入端接地以直接獲得低電平輸入(或門、或非門),或通過一定阻值的電阻接電源ucc以獲得高電平輸入‘與門、與非門’,同時也可以將多余輸入端并聯(lián)使用的方法,但這樣對信號驅(qū)動電流的要求會相應增加。
熱門點擊
推薦技術資料
- 觸摸屏控制器ADS7845數(shù)字接口和應用說明
- 16-40MHz 10位總線LVDS隨機鎖解
- SDG800系列信號源的EasyPulse技
- 三相T/6正弦波形發(fā)生器電路圖應用詳解
- 高性能示波器RIGOL CAN-FD總線分析
- DG5000 Pro系列函數(shù)/任意波形發(fā)生器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設計
- dsPIC及其在交流變頻調(diào)速中的應用研究