在數(shù)字電路中，常需要對兩個數(shù)進行加、減、乘、除算術(shù)運算，B45196-05156-M409目前這些運算在數(shù)字計算機中都是化作若干步加法運算進行的。因此，加法運算是最基本的運算。完成加法運算的邏輯電路稱為加法器，加法器是構(gòu)成算術(shù)運算器的基本單元。
    加法器有半加器和全加器之分，如(1011)2+(0011)2中最低位1+1與次低位1+1的相加時有所不同，前者不考慮進位直接相加，我們稱之為半加，實現(xiàn)半加的電路稱為半加器；而后者除了本位的兩個數(shù)相加外，還要考慮比它低的位的運算結(jié)果，即進位，通常稱為全加，實現(xiàn)全加的電路為全加器。工程上大量使用的是全加器。
    1．半加器
    半加器邏輯電路與符號如圖7.2.1所示。A和B表示兩個二進制加數(shù)，S表示本位和，向高位的進位用C表示。半加器的真值表如表7.2.1所示，由電路或真值表可寫出其邏輯表達式為

            
    表7.2.1半加器真值表
    圖7.2.1半加器邏輯電路與符號
    2．全加器
    實際應(yīng)用中往往都是多位二進制數(shù)的相加，需要用全加器。全加器的邏輯符號如圖7.2.2所示。其中，Ai為被加數(shù)（/-0，1，2，…，n表示任意位，以下相同），B為加數(shù)，CH為來自相令B低位的進位數(shù)，Si為本位和，C：表示送往相鄰高位的進位數(shù)。由二進制數(shù)相加規(guī)律可以列出全加器真值表，如表7.2.2所示。
    圖7.2.2全加器邏輯符號