去耦電容必須盡可能靠近IC以保持環(huán)路面積和電感盡可能地小。

    經(jīng)常會問這樣的問題，去耦HEF4049BT電容應該用跡線與IC的電源和接地插腳直接相連還是去耦電容應該與電源和接地層直接相連呢？答案應視情況而定。如果跡線很短能使電感最小時，兩種結(jié)構(gòu)都有效。除了跡線長度，任～導通孔的長度也必須被考慮以決定電感值。我喜歡純字板，通常會將電容和IC直接連接到電源和接地層。

   然而，將電容直接與IC的電源和接地插腳相連因為減少了所需的導通孑L數(shù)量，可以節(jié)約擁擠的PCB板上的寶貴空間。只要保持環(huán)面積很小，將電容與IC的電源和接地插腳直接相連是一個完美可接受的方法。因此，對這個問題沒有簡單的答案：去耦電容應該直接與IC還是與電源和接地層相連呢？每個設(shè)計必須單獨評估以決定哪個是最好的方法。

   電感最小化意味著使電容和IC之間的環(huán)面積最小化，這是至關(guān)重要的。能提供最小環(huán)路面積的電容布局將性能最好。

    圖11-25給出一個0805SMT去耦電容的安裝墊片和一個位于板疊層中心的電源一地平面對之間的近似電感。這不包括電容器本身的電感。它只是安裝墊片、跡線和導通孔的電感。注意到只是基于安裝電容的方法，電感幾乎會從3nH變化到小于0.5nH。

   多個導通孔將減小從安裝墊片到電源一地平面對的電感（見10.6.4節(jié)）。然而，導通孔占據(jù)大量的板空間。將載有相反方向電流的導通孔靠近布設(shè)也將作為互耦合的結(jié)暴濺小電感。這是為什么圖11-25所示的邊側(cè)導通孔結(jié)構(gòu)比終端導通孔結(jié)構(gòu)具有較小電感的原因。

   當在一個IC土用一到兩個去耦電容時，它們的位置很關(guān)鍵。然而，當用大量的電容時，它們的準確位置比起只用一到兩個電容時就不再那么重要。只是在IC周圍散布開它們，并且努力使它們相對于IC對稱（或均勻）布設(shè)。

   大部分設(shè)計者，包括作者，通常在一個單獨IC基礎(chǔ)上去耦。就是說，設(shè)計者將決定每個單獨IC所需電容的大概數(shù)量和大小。然而，另一個方法是PCB的整體去耦，即不論每個IC的位置如何，整個板上均勻分布大量相同大小的電容，并且將它們與電源和接地層直接相連。這種全局方法用于包含的IC都有相似瞬態(tài)電流需求的電路板上是最好的，而當電路板上的IC有瞬態(tài)電流需求的較大變化時，單獨IC的去耦方法往往工作得最好。