圖3. 11(a)中，與門輸出函數(shù)Y=AB，在A從1跳變?yōu)?時(shí)，如果B從0跳變?yōu)?，而且B首先上升到以上，這樣在極短的XC2018-50PC84C時(shí)間At內(nèi)將出現(xiàn)A、B同時(shí)高于Vz-．cmax)的狀態(tài)，于是便在門電路的輸出端y產(chǎn)生一正向毛刺。圖3. 11(b)中，由于非門1有延遲時(shí)間tPd，使輸出產(chǎn)生一相應(yīng)寬度的正向毛刺。毛刺是一種非正常輸出，它對(duì)后接電路，有可能造成誤動(dòng)作，從而直接影響數(shù)學(xué)設(shè)備的穩(wěn)定性和可靠性，故常常需設(shè)法消除。常用的消除方法如下。

   加封鎖脈沖或引入選通脈沖

   由于組合電路的冒險(xiǎn)現(xiàn)象是在輸入信號(hào)變化過程中發(fā)生的，因此可以設(shè)法避開這一段時(shí)間，待電路穩(wěn)定后再讓電路正常輸出。

   ①加封鎖脈沖：在引起冒險(xiǎn)現(xiàn)象的有關(guān)門輸入端引進(jìn)封鎖脈沖，當(dāng)輸入信號(hào)變化時(shí)，將該門封鎖。

   ②引入選通脈沖：在存在冒險(xiǎn)現(xiàn)象的有關(guān)門的輸入端引人選通脈沖，平時(shí)將該門封鎖，只有在電路接收信號(hào)到達(dá)新的穩(wěn)定狀態(tài)之后，選通脈沖才將該門打開，允許電路輸出。

   (2)接濾波電容

   由于冒險(xiǎn)現(xiàn)象中出現(xiàn)的干擾脈沖寬度一般很窄，所以可在門的輸出端并接一個(gè)幾百皮法的濾波電容加以消除。但這樣做將導(dǎo)致輸出波形的邊沿變壞，在某些情沉下是不允許的。

   (3)修改邏輯設(shè)計(jì)

   如果輸出端門電路的兩個(gè)輸入信號(hào)A和A是輸入變量A經(jīng)過兩個(gè)不同的傳輸途徑而來的(見圖3.11(b))，那么當(dāng)輸入變量A的狀態(tài)發(fā)生突變時(shí)，輸出端便有可能產(chǎn)生干擾脈沖。在這種情況下，可以通過增加冗余項(xiàng)的方法，修改邏輯設(shè)計(jì)，消除冒險(xiǎn)現(xiàn)象。