更小的特征工藝尺寸從麗個(gè)主要方面使維持一個(gè)可以接受的晶圓電測(cè)良品率變得更困難。K2210604第一，較小圖像的光刻比較困難（見(jiàn)6.4.4節(jié)和第8章）。第二，更小的圖像對(duì)更小的缺陷承受力很差，對(duì)整體的缺陷密度的承受力也變得很差．、小特征工藝尺寸對(duì)允許缺陷尺寸的10：1定律已經(jīng)被討論過(guò)廠。一項(xiàng)評(píng)估指出，如缺陷密度為每平方厘米1個(gè)缺陷，特征工藝尺寸為0. 35 ht,m的電路的晶圓電測(cè)良晶率會(huì)比相同條件下的0.5 ym電路低lOO。

   工藝制程周期

   晶圓在生產(chǎn)中實(shí)際處理的時(shí)間可以用天來(lái)計(jì)算。但是由于在各工藝制程站的排隊(duì)等候和r藝問(wèn)題引起的臨時(shí)性減慢，晶圓通常會(huì)在生產(chǎn)區(qū)域停留幾個(gè)星期。晶圓等待時(shí)間越長(zhǎng)，受到污染而導(dǎo)致電測(cè)良品率降低的可能性就越大。向即時(shí)生產(chǎn)方式的轉(zhuǎn)變（見(jiàn)第15章）是·種提高良品率及降低卣生產(chǎn)線(xiàn)存量增加帶來(lái)的相關(guān)成本的嘗試。

   晶圓電測(cè)良品率公式

   理解及較為準(zhǔn)確地預(yù)測(cè)晶圓電測(cè)良品率的能力是對(duì)一個(gè)贏利日．可靠的芯片供應(yīng)商的基本要求，，多年來(lái)，許多把工藝制程、缺陷密度和芯片尺寸參數(shù)與晶圓電測(cè)良品率聯(lián)系起來(lái)的模型被開(kāi)發(fā)出來(lái)廠5。圖6. 12給出了5種良品率模型的公式．．每一種將不同的參數(shù)和晶吲電測(cè)良品率聯(lián)系起來(lái)。隨著芯片尺寸的增大，工藝制程步驟的增加，以及特征工藝尺寸的減小，芯片對(duì)較小缺陷的敏感性增加了，并且更多的背景缺陷變成J-致命缺陷。