完成晶圓電測后，K4D263238F-QC50晶圓進(jìn)入封裝工藝，又稱為封裝( assembly)與測試(test)。在那里它們被切割成單個芯片并被封裝進(jìn)保護(hù)性外殼中。這一系列步驟中也包含多次目檢和封裝T藝制程的質(zhì)量檢查。

   在封裝r藝完成后，封裝好的芯片會經(jīng)過一系列的物理、環(huán)境和電性測試，總稱為最終測試( final test)（工：藝、檢測和最終測試的細(xì)節(jié)將在第18章中介紹）。最終測試后，第i個主要良品率被計算出來，即最終測試的合格芯片數(shù)與晶圓電測合格芯片數(shù)的比值。

   整體工藝良品率

   整體工藝良品率是3個主要良品率的乘積（見圖6. 15）。這個數(shù)字以百分?jǐn)?shù)表示，給出r出貨芯片數(shù)相對最初投入晶圓上完整芯片數(shù)的百分比。它是對整個工藝流程成功率的綜合評測。

   整體良品率隨幾個主要的因素變化。圖6. 16列出r典型的工藝良品率和由此計箅出的整體良品率。前兩列是影響單一工藝及整體良品率的主要工藝制程因素。

   第一列是特定電路的集成度。電路集成度越高，各種良品率的預(yù)期值就越低。更高的集成度意味著特征圖形尺寸的相應(yīng)減小。第二列給出了生產(chǎn)工藝的成熟程度。在產(chǎn)品生產(chǎn)的整個生命周期內(nèi)，工藝良品率的走勢幾乎都呈現(xiàn)出S曲線的特性。開始階段，許多初始階段的問題逐漸被解決，良品率上升較緩慢。接下來是一個良品率迅速上升的階段，最終良品率會穩(wěn)定在一定的水平上，它取決于工藝成熟程度、芯片尺寸、電路集成度、電路密度和缺陷密度共同作用。圖6. 16中的數(shù)據(jù)顯示，對于簡單成熟的產(chǎn)品，整體良品率可能在很低的良品率（對于設(shè)計很差的新產(chǎn)品可能會是零）到90%的范圍內(nèi)變化．，半導(dǎo)體制造商把它們的良品率水平視為機密信息，因為從工藝良品率直接就可以得出相應(yīng)的利潤和生產(chǎn)管理水平。