薄膜淀積
發(fā)布時間:2015/11/6 19:32:44 訪問次數(shù):479
雖然摻雜的Ⅸ域和PN結(jié)形成電路中的電子有源元件的核心,但是需要各種其他半導(dǎo)體、 AD7548SQ/883絕緣介質(zhì)和導(dǎo)電層完成器件,并促使這些器件集成為電路。有幾種技術(shù)可以將這些層加到晶圓的表面,j鶯要一螳是化學(xué)氣相淀積(CVD)、物理氣相淀積(PVD)、電鍍、旋轉(zhuǎn)涂敷和蒸發(fā)。本章將描述最常用的CVD技術(shù)和淀積在晶圓表面的半導(dǎo)體材料。PVD、電鍍、旋轉(zhuǎn)涂敷和蒸發(fā)工藝將存第13章描述。
光刻掩膜技術(shù)的進步已經(jīng)促進了甚大規(guī)模集成電路( ULSI)的制造。隨著電路尺寸的不斷縮小,也開始通過增加淀積層數(shù)的方法,在垂直方向上進行拓展。在20世紀(jì)60年代,雙極器件已經(jīng)采用r化學(xué)氣相淀積技術(shù)完成的雙層結(jié)構(gòu),即外延層和頂部的二氧化硅鈍化層(見圖12.1),而早期的MOS器件僅有一層鈍化層(見圖12.2)。到20世紀(jì)90年代,先進的MOS器件具有4層金屬內(nèi)部連接,需要許多淀積層。這“堆疊”已經(jīng)伴隨更多金屬層、器件方
案和絕緣層,專rJ的金屬化技術(shù)將在第13章論述。通用器件結(jié)構(gòu)將在第17章論述。
雖然摻雜的Ⅸ域和PN結(jié)形成電路中的電子有源元件的核心,但是需要各種其他半導(dǎo)體、 AD7548SQ/883絕緣介質(zhì)和導(dǎo)電層完成器件,并促使這些器件集成為電路。有幾種技術(shù)可以將這些層加到晶圓的表面,j鶯要一螳是化學(xué)氣相淀積(CVD)、物理氣相淀積(PVD)、電鍍、旋轉(zhuǎn)涂敷和蒸發(fā)。本章將描述最常用的CVD技術(shù)和淀積在晶圓表面的半導(dǎo)體材料。PVD、電鍍、旋轉(zhuǎn)涂敷和蒸發(fā)工藝將存第13章描述。
光刻掩膜技術(shù)的進步已經(jīng)促進了甚大規(guī)模集成電路( ULSI)的制造。隨著電路尺寸的不斷縮小,也開始通過增加淀積層數(shù)的方法,在垂直方向上進行拓展。在20世紀(jì)60年代,雙極器件已經(jīng)采用r化學(xué)氣相淀積技術(shù)完成的雙層結(jié)構(gòu),即外延層和頂部的二氧化硅鈍化層(見圖12.1),而早期的MOS器件僅有一層鈍化層(見圖12.2)。到20世紀(jì)90年代,先進的MOS器件具有4層金屬內(nèi)部連接,需要許多淀積層。這“堆疊”已經(jīng)伴隨更多金屬層、器件方
案和絕緣層,專rJ的金屬化技術(shù)將在第13章論述。通用器件結(jié)構(gòu)將在第17章論述。
上一篇:定義PN結(jié)
上一篇:淀積摻雜的硅層
熱門點擊
- 芯片和晶圓尺寸的增大
- 雙大馬士革銅工藝
- 電纜各支持點間的距離
- PE線的重復(fù)接地可以降低當(dāng)相線碰殼短路時的設(shè)
- 四探針測試儀測量厚度
- 電壓損失是指線路始端電壓與末端電壓的代數(shù)差
- TT系統(tǒng)內(nèi)的漏電保護器
- 硅濕法刻蝕
- TN-C方式供電系統(tǒng)是用工作零線兼作接零保護
- 退火和雜質(zhì)激活
推薦技術(shù)資料
- 硬盤式MP3播放器終級改
- 一次偶然的機會我結(jié)識了NE0 2511,那是一個遠方的... [詳細]
- 首款新結(jié)構(gòu)硅基外腔混合集成光源芯片
- 全大核架構(gòu) X930 超大核的
- 計算子系統(tǒng)(Compute Sub Syst
- Neoverse CSS V3 架構(gòu)R
- Arm Neoverse CP
- Dimensity 9400芯
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究