CMOS結(jié)構(gòu)
發(fā)布時(shí)間:2015/11/13 21:31:14 訪問次數(shù):2085
隔離問題,特別是對(duì)于CMOS結(jié)構(gòu)來說,就是閂鎖效應(yīng)(latch up)。圖16. 43是芯片部分的橫截面圖。NUD4001DR2G并排的MOS晶體管組成橫向的雙極型晶體管(NPN)。在電路工作過程中,雙極型晶體管扮演一個(gè)放大器的角色,但這不是我們希望看到的,它可以把輸出增大到使存儲(chǔ)器單元不能切換的狀態(tài)。這就是閂鎖效應(yīng)。在這種狀況下,元器件對(duì)它的信息不能做出反應(yīng)。避免閂鎖效應(yīng)的一個(gè)辦法就是低電阻率的EPI外延層,這個(gè)外延層可以避開雙極型晶體
管的發(fā)射極從而使其不能“開”,從而達(dá)到防止閂鎖效應(yīng)的目的。
局部氧化隔離涉及閂鎖效應(yīng)。另一個(gè)解決辦法是用埋層來有效破壞橫向雙極型晶體管的加固良好的設(shè)計(jì).
隔離問題,特別是對(duì)于CMOS結(jié)構(gòu)來說,就是閂鎖效應(yīng)(latch up)。圖16. 43是芯片部分的橫截面圖。NUD4001DR2G并排的MOS晶體管組成橫向的雙極型晶體管(NPN)。在電路工作過程中,雙極型晶體管扮演一個(gè)放大器的角色,但這不是我們希望看到的,它可以把輸出增大到使存儲(chǔ)器單元不能切換的狀態(tài)。這就是閂鎖效應(yīng)。在這種狀況下,元器件對(duì)它的信息不能做出反應(yīng)。避免閂鎖效應(yīng)的一個(gè)辦法就是低電阻率的EPI外延層,這個(gè)外延層可以避開雙極型晶體
管的發(fā)射極從而使其不能“開”,從而達(dá)到防止閂鎖效應(yīng)的目的。
局部氧化隔離涉及閂鎖效應(yīng)。另一個(gè)解決辦法是用埋層來有效破壞橫向雙極型晶體管的加固良好的設(shè)計(jì).
上一篇:溝道隔離
上一篇:注入阱和傳統(tǒng)的阱
熱門點(diǎn)擊
- 正膠和負(fù)膠的比較
- CUM良品率(CUM yield)
- 二氧化硅層的用途
- 生產(chǎn)線組織架構(gòu)
- CMOS結(jié)構(gòu)
- 接地匯集排連接方法
- 反差效應(yīng)
- 區(qū)熔法
- 光刻母版和掩模版
- 易失性存儲(chǔ)器
推薦技術(shù)資料
- 驅(qū)動(dòng)板的原理分析
- 先來看看原理圖。圖8所示為底板及其驅(qū)動(dòng)示意圖,F(xiàn)M08... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究