鎳硅化物(NiSi)
發(fā)布時(shí)間:2016/6/14 21:09:33 訪問次數(shù):3082
鎳硅化物(NiSi)。對(duì)于45nm及其以下技術(shù)節(jié)點(diǎn)的半導(dǎo)體工藝過程,鎳硅化物(NiSi)正成為接觸應(yīng)用上的選擇材料。 EL5412IRZ相對(duì)于之前的鈦鈷硅化物而言,鎳硅化物具有一系列獨(dú)特的優(yōu)勢(shì)。
鎳硅化物仍然沿用之前硅化物類似的兩步退火工藝,但是退火溫度有了明顯降低(<600℃),這樣就大大減少對(duì)器件已形成的超淺結(jié)的破壞。從擴(kuò)散動(dòng)力學(xué)的角度來說,較短的退火時(shí)間可以有效地抑制離子擴(kuò)散。因此,尖峰退火(Spikcannea1)越來越被用于鎳硅化物的第一次退火過程。該退火只有升降溫過程而沒有保溫過程,因此能大大限制已摻雜離子在硅化物形成過程中的擴(kuò)散。
研究表明,線寬在40nm以下的鈷硅化物的電阻明顯升高,而鎳硅化物即使在3Onm以下都沒有出現(xiàn)線寬效應(yīng)。另外,鎳硅化物的形成過程對(duì)源/漏硅的消耗較少,而靠近表面的硅剛好是摻雜濃度最大的區(qū)域,因而對(duì)于降低整體的接觸電阻十分有利。鎳硅化物的反應(yīng)過程是通過鎳原子的擴(kuò)散完成的,因此不會(huì)有源漏和柵極之間的短路。同時(shí)鎳硅化物形成時(shí)產(chǎn)生的應(yīng)力最小。表2,12總結(jié)了鎳硅化物各項(xiàng)性能的優(yōu)缺點(diǎn)對(duì)比。
鎳硅化物(NiSi)。對(duì)于45nm及其以下技術(shù)節(jié)點(diǎn)的半導(dǎo)體工藝過程,鎳硅化物(NiSi)正成為接觸應(yīng)用上的選擇材料。 EL5412IRZ相對(duì)于之前的鈦鈷硅化物而言,鎳硅化物具有一系列獨(dú)特的優(yōu)勢(shì)。
鎳硅化物仍然沿用之前硅化物類似的兩步退火工藝,但是退火溫度有了明顯降低(<600℃),這樣就大大減少對(duì)器件已形成的超淺結(jié)的破壞。從擴(kuò)散動(dòng)力學(xué)的角度來說,較短的退火時(shí)間可以有效地抑制離子擴(kuò)散。因此,尖峰退火(Spikcannea1)越來越被用于鎳硅化物的第一次退火過程。該退火只有升降溫過程而沒有保溫過程,因此能大大限制已摻雜離子在硅化物形成過程中的擴(kuò)散。
研究表明,線寬在40nm以下的鈷硅化物的電阻明顯升高,而鎳硅化物即使在3Onm以下都沒有出現(xiàn)線寬效應(yīng)。另外,鎳硅化物的形成過程對(duì)源/漏硅的消耗較少,而靠近表面的硅剛好是摻雜濃度最大的區(qū)域,因而對(duì)于降低整體的接觸電阻十分有利。鎳硅化物的反應(yīng)過程是通過鎳原子的擴(kuò)散完成的,因此不會(huì)有源漏和柵極之間的短路。同時(shí)鎳硅化物形成時(shí)產(chǎn)生的應(yīng)力最小。表2,12總結(jié)了鎳硅化物各項(xiàng)性能的優(yōu)缺點(diǎn)對(duì)比。
熱門點(diǎn)擊
- 輕摻雜源漏(LDD)
- 低勢(shì)壘高度的歐姆接觸
- 產(chǎn)品的現(xiàn)代設(shè)計(jì)的主要特點(diǎn)表現(xiàn)為以下幾個(gè)方面
- 抗反射層
- 整板電鍍和圖形電鍍
- 鎳硅化物(NiSi)
- 摻氯氧化法
- 集成電路的主要失效模式
- sio2膜的主要缺陷
- Sio2薄膜
推薦技術(shù)資料
- 硬盤式MP3播放器終級(jí)改
- 一次偶然的機(jī)會(huì)我結(jié)識(shí)了NE0 2511,那是一個(gè)遠(yuǎn)方的... [詳細(xì)]
- 可編程模擬信號(hào)橋
- TrustZone、段碼 LCD 控制器產(chǎn)品
- 高性能降壓控制器
- CMOS 集成開關(guān)運(yùn)算放大器
- I2C串行接口指尖觸摸屏控制器
- 高精度(60 µV)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究