高成本、高性能數(shù)字Bi￡MOS工藝需要確保CMOs器件和雙極型器件的性能均達到單獨制造時的水平。 EPM570T100I5N可以采用兩種基本的方法修正P阱Bi-CMOS工藝,額外增加3個掩膜過程;(2)修正雙阱Bi￡MOs工藝,額外增加3~4個掩膜過程。

   P阱CMOs工藝如圖4.31所示,這種工藝通過采用了P襯底N外延,在P阱之外的區(qū)域制作了重摻雜的N型埋層,減小了集電極電阻,這些重摻雜的N+埋層區(qū)成為標準的埋入集電區(qū),形成雙極型晶體管的集電極,這項工藝有時又稱為SBCBi-CMOS(Standard-Buried-Collcctor)工藝。在Bi￡MOs工藝中使用N+埋層具有3個關鍵性的優(yōu)點:(1)降低集電極電阻Rc的值;(2)降低器件對CMOs閂鎖效應的敏感性;(3)通過以N型外延層取代P型外延層來改善器件的抗閂鎖特性。P阱用以在相鄰的集電極之間提供雙極結區(qū)隔離。向標準P阱CMOs工藝增加的3個額外的掩膜步驟用以形成N+型埋層、集電極深N+層和P基極區(qū)。