電路設(shè)計者要根據(jù)需要采用合適的方法對閾值電壓Vm源極不接地的情況的變化加以補(bǔ)償閾值電壓的作用:在柵極下面的si區(qū)域中形成反型層,克服s⒑2介質(zhì)上的壓降。M0310YH350降低閾值電壓的措施包括降低襯底中的雜質(zhì)濃度;采用高電阻率的襯底、減小s⒑2介質(zhì)的厚度兔x。

   減小E的同時降低電源電壓‰s,而降低電源電壓的關(guān)鍵是降低開啟電壓Kh。表9.1所示為開啟電壓Kh和電源電壓吒s的演變歷史和趨勢。

   如果溝道太窄,〃太小,那么柵極的邊緣電場也會引起si襯底中的電離化,產(chǎn)生附加的耗盡區(qū),從而引起閾值電壓的增加。

   漏感應(yīng)勢壘降低(DIBL)效應(yīng)

   當(dāng)￡減小、‰s增加時,漏源耗盡區(qū)越來越接近,引起電場從漏到源的穿越,使源端勢壘降低,從源區(qū)注入溝道的電子增加,導(dǎo)致漏源電流增加。通常稱該過程為漏感應(yīng)勢壘降低,簡寫為DIBL(Drain-Induccd BaⅡicr Lowering)。顯然,對于給定的‰s器件,￡越小,DIBL越顯著,漏極電流的增加越顯著,以致器件不能關(guān)斷。所以,DIBL效應(yīng)是對MOS器件尺寸縮小的一個基本限制。