在訪問外部存儲器時,PO口為真正的雙向口。由圖3.13可知,當(dāng)P0口輸出地±lL/數(shù)據(jù)信息時,ADE7758ARW此時控制信號為高電平“1”,模擬開關(guān)MUX將地址/數(shù)據(jù)線與場效應(yīng)管VT2接通,同時與門輸出有效,于是輸出的地址/數(shù)據(jù)信息通過與門后將去驅(qū)動VT1,同時通過反相器后動VT2。若地址/數(shù)據(jù)線為“1”,貝刂VTl導(dǎo)通,VT2截止,P0口輸出為“1”,反之VTl截止,VT2導(dǎo)通,P0口輸出為“0”。當(dāng)數(shù)據(jù)從PO口輸入時,讀引腳使二態(tài)緩沖器打開,端口上的數(shù)據(jù)經(jīng)緩沖器后送到內(nèi)部總線。

   當(dāng)P0口作為通用V0口時,CPU向端口輸出數(shù)據(jù),此時控制信號為“0勹MUX開關(guān)與鎖存器的反相端相連,寫信號與觸發(fā)器的時鐘線相連,于是內(nèi)部總線上的數(shù)據(jù)經(jīng)反相后出現(xiàn)在VT2端,再經(jīng)VT2反相后輸出到P0端口,輸出數(shù)據(jù)經(jīng)過兩次倒相后相位不變,但是由于V△為漏極開路輸出,故此時必須外接上拉電阻。當(dāng)P0口作輸入時,由于信號加載在VT2上被送入三態(tài)緩沖器,若該接口此前剛鎖存過數(shù)據(jù)“0”,貝刂ⅤT2是導(dǎo)通的,VT2的輸出被鉗位在“0”電平,此時輸入的“l(fā)”無法讀入,所以當(dāng)Ptl口作為通用V0口時,在輸入數(shù)據(jù)前,必須向端口寫“1”,使VT2截止。不過當(dāng)在訪問外部存儲器時,CPU會自動向P0口寫“1”。

   有時需要先將端口的數(shù)據(jù)寫入,經(jīng)過修改后再輸出到端口,若此時P0口的負載正好是晶體管的基極,并且其輸出為“1”,這必然導(dǎo)致該引腳為低,若此時讀取引腳信號,則會將剛輸出的“l(fā)”誤讀為“0”,為了避免這類誤讀的錯誤,于是單片機還提供了讀鎖存器的功能。如

執(zhí)行INC P0時,CPU先讀P0鎖存器中數(shù)據(jù),然后再執(zhí)行加l操作,最后將結(jié)果送回P0口。這樣單片機從結(jié)構(gòu)上滿足了“讀一修改一寫”這類操作的需要。