隨著技術(shù)節(jié)點向90nm、65nm、45nm發(fā)展,電路設(shè)計越來越復(fù)雜,對良率的影響也越來越大(如圖109所示), S3C2410A-20換句話講,通過對電路設(shè)計的改進將可以大大提升良率,這就是為什么DFM(Dc“glfor Manufacttlhllg)被人們越來越重視的原因。

    圖109 無掩膜光刻和納米壓印能否替代傳統(tǒng)工藝

   在向45nn1技術(shù)節(jié)點發(fā)展過程中.良率下降的原因多種多樣,一般情況可以分為以下6種:隨機微粒造成的缺陷;光刻過程中造成的誤差;Cu凹陷和腐蝕造成的缺陷;參數(shù)變化造成的缺陷;通孔的可靠性和信號;功率完整性造成的缺陷等。前兩個因素與硅片的作△藝環(huán)境和設(shè)各的關(guān)系較為緊密,而后4個因素卻是和集成電路的設(shè)計方法密切相關(guān)的.是完全可以通過對集成電路設(shè)計方法的改進而加以改善的。盡管微粒污染是隨機產(chǎn)生的,無法通過DFM將其消除,但可以通過DFM將其影響減小。在硅片制造過程中微粒往往造成電路短路或者開路,從而使良率降低。運用勒∞psys的α訟(ChtIcd舟ca~Klldy“ω工具對設(shè)計版圖進行分析,找出線條密度高的區(qū)域,并將其展開。囚為線條密度高的區(qū)域微粒污染容易造成短路,而密度的減小可以降低這種情況的發(fā)生。但是隨著線條密度的減丬、芯片的尺寸可能會有所增加,使得每片硅片上芯片的數(shù)量減少。所以如何既減小線條的密度,又盡量不增加芯片的尺寸。對于版圖設(shè)計工程師來講是一個很大的挑戰(zhàn),同時也是DFM的魅力所在。