要求介電常數(shù)低,介電常數(shù)愈低RC延遲時間愈短;此外,還應(yīng)擊穿場強(qiáng)高、漏電流低、體電阻率PAM2304AABADJ和表面電阻率大(一般應(yīng)大于10bΩ・cm),即電學(xué)性能好;不吸潮、對溫度的承受能力在500℃以上、無揮發(fā)性殘余物存在,即理化性能好;薄膜材料的應(yīng)力低、與導(dǎo)電層的附著性好,即兼容性好;薄膜易制備,且缺陷密度低、易刻蝕、臺階覆蓋特性好,即易于加工成型。以鋁和鋁合金為導(dǎo)電層的互連系統(tǒng)通常采用的絕緣介質(zhì)層有⒊H4￡VID⒊O2、TEO⒏PECXˉD⒊0、PEC、⊙弘N1、HDP Cl/ˉDs02等。而以銅為導(dǎo)電層的互連系統(tǒng),通常采用低Rˉ介質(zhì)作為絕緣介質(zhì)層。低K介質(zhì)是指介電常數(shù)比s02低的介質(zhì)材料,介電常數(shù)一般小于3,5。如HSQ(H洌rogcnSik∞Quloxane)薄膜、摻氟氧化物、SOG旋涂玻璃。

    多層互連技術(shù)的使用,可以在更小的芯片面積上實(shí)現(xiàn)相同功能,這樣在單個硅片上可制作出更多LlLSI芯片,從而可以降低單個芯片的成本。當(dāng)然互連線每增加一層,需要增加薄膜淀積、光刻等工藝步驟,相應(yīng)的要增加掩膜版數(shù)量,還有可能導(dǎo)致總成品率的下降、因此,互連線層數(shù)也不是越多越好。當(dāng)器件制備工藝結(jié)束以后,即進(jìn)人互連工藝,如圖125所示為多層互連模塊的工藝流程圖。

    在互連工藝中,首先淀積介質(zhì)層,通常是CVD PsG;接下來平坦化,即PSG的熱處理回流,以消除襯底表面因前面光刻等工藝造成的臺階;然后通過光刻形成接觸孔和通孔;再進(jìn)行金屬化,如P⒑川填充接觸孔和通孔,形成互連線;如果不是最后一層金屬,繼續(xù)進(jìn)行下一層金屬化的工藝流程,如果是最后一層金屬,則淀積鈍化層,通常是PEC⒑弘N1,互連I藝完成。在互連系統(tǒng)中,第一層金屬與器件有源區(qū)的連接孔稱為接觸孔,而兩層金屬之問的連接孔稱為通孔,如圖126所示是接觸孔和通孔示意圖。