埋層的制備
發(fā)布時間:2017/5/30 12:36:32 訪問次數(shù):1162
為了減少雙極型晶體管收集區(qū)的串聯(lián)電阻,并減小寄生pnp管的影響,在作為雙極型晶體管的收集區(qū)的外延層和襯底間通常需要制作rl-埋層。 P0804BD首先在襯底上熱氧化生長二氧化硅,光刻,RIE刻蝕氧化層露出埋層區(qū)域,然后注人n型雜質(zhì)(磷、砷等),隨后退火激活雜質(zhì),埋層雜質(zhì)的選擇原則是:苜先是雜質(zhì)在硅中的固溶度要大,以降低收集區(qū)串聯(lián)電阻;其次是希望在高溫下,雜質(zhì)在硅中的擴散系數(shù)小,以減小外延時的雜質(zhì)擴散效應(yīng);此外還希望與硅襯底的晶格匹配好,以減小應(yīng)力。研究表明,最理想的埋層雜質(zhì)是As。
外延層的生長
用HF濕法腐蝕去除全部二氧化硅層后,外延生長一層輕摻雜的硅。該外延層將作為雙極型晶體管的收集區(qū),整個雙極型晶體管便是制作在該外延層上的。生長外延層時需要考慮的主要參數(shù)是外延層的電阻率ρ。和外延層的厚度民。為了 減小結(jié)電容、提高擊穿電壓BⅥ⒛、并降低后續(xù)熱過程中外延層中雜質(zhì)的外推,pl應(yīng)該高一些,而為了降低收集區(qū)串聯(lián)電阻又希望ρ。低一些。因此。c。需要加以折中選擇。一般外延層的厚度需要滿足以下要求:外延層厚度基區(qū)摻雜的結(jié)深+收集區(qū)厚度+埋層上推距離+后續(xù)各工序中生長氧化層所消耗的外延層厚度。
為了減少雙極型晶體管收集區(qū)的串聯(lián)電阻,并減小寄生pnp管的影響,在作為雙極型晶體管的收集區(qū)的外延層和襯底間通常需要制作rl-埋層。 P0804BD首先在襯底上熱氧化生長二氧化硅,光刻,RIE刻蝕氧化層露出埋層區(qū)域,然后注人n型雜質(zhì)(磷、砷等),隨后退火激活雜質(zhì),埋層雜質(zhì)的選擇原則是:苜先是雜質(zhì)在硅中的固溶度要大,以降低收集區(qū)串聯(lián)電阻;其次是希望在高溫下,雜質(zhì)在硅中的擴散系數(shù)小,以減小外延時的雜質(zhì)擴散效應(yīng);此外還希望與硅襯底的晶格匹配好,以減小應(yīng)力。研究表明,最理想的埋層雜質(zhì)是As。
外延層的生長
用HF濕法腐蝕去除全部二氧化硅層后,外延生長一層輕摻雜的硅。該外延層將作為雙極型晶體管的收集區(qū),整個雙極型晶體管便是制作在該外延層上的。生長外延層時需要考慮的主要參數(shù)是外延層的電阻率ρ。和外延層的厚度民。為了 減小結(jié)電容、提高擊穿電壓BⅥ⒛、并降低后續(xù)熱過程中外延層中雜質(zhì)的外推,pl應(yīng)該高一些,而為了降低收集區(qū)串聯(lián)電阻又希望ρ。低一些。因此。c。需要加以折中選擇。一般外延層的厚度需要滿足以下要求:外延層厚度基區(qū)摻雜的結(jié)深+收集區(qū)厚度+埋層上推距離+后續(xù)各工序中生長氧化層所消耗的外延層厚度。
上一篇:隔離工藝
上一篇:隔離區(qū)的形成
熱門點擊
- 光刻掩模板的制造
- 發(fā)射區(qū)推進效應(yīng)
- 砷化鎵也不會取代硅成為主流的半導(dǎo)體材料
- 涂膠
- 幾種常用雜質(zhì)在硅中的核阻止本領(lǐng)與能量關(guān)系
- 干法刻蝕
- 電阻真空鍍鋁
- 埋層的制備
- 光刻是微電子工藝中最重要的單項工藝之一
- 常壓化學(xué)氣相淀積
推薦技術(shù)資料
- 驅(qū)動板的原理分析
- 先來看看原理圖。圖8所示為底板及其驅(qū)動示意圖,F(xiàn)M08... [詳細]
- 1200 V CoolSiC MOSFET
- 高帶寬內(nèi)存(HBM)和芯片間互連(ICI)應(yīng)
- 第七代TPU—Ironwood
- Neuralink新款“心靈感
- IR最新功率MOSFET的30
- 全新第4代SiC MOSFET
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究